[發明專利]半導體器件及其制造方法

有效

• 申請號: 201811052382.7
• 申請日: 2018-09-10
• 公開（公告）號: CN109494225B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 山口直
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B43/35;H01L29/41
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;董典紅

1.一種半導體器件，包括：

第一突出單元，所述第一突出單元是半導體襯底的一部分，從所述半導體襯底的上表面突出，并沿著所述半導體襯底的主表面在第一方向上延伸；

第一柵極電極，所述第一柵極電極在與所述第一方向正交的第二方向上延伸，并且被形成為通過第一柵極絕緣膜覆蓋所述第一突出單元的第一部分的上表面和側表面；

第一硅化物層和第二硅化物層，所述第一硅化物層形成第一源極區域的一部分，所述第二硅化物層形成第一漏極區域的一部分，所述第一硅化物層和所述第二硅化物層以在所述第一方向上在其間夾有所述第一部分的方式而形成；以及

第二柵極電極，在所述第二方向上延伸并且被形成為通過第二柵極絕緣膜覆蓋所述第一突出單元的第二部分的上表面和側表面，

其中所述第一柵極絕緣膜具有電荷存儲層，

其中所述第二柵極電極與所述第一柵極電極相鄰形成，

其中所述第一柵極電極、所述第二柵極電極、所述第一柵極絕緣膜、所述第二柵極絕緣膜、所述第一源極區域和所述第一漏極區域形成非易失性存儲器單元，

其中所述第一硅化物層和所述第二硅化物層以在所述第一方向上在其間夾有所述第一部分和所述第二部分的方式而形成，

其中所述第一硅化物層形成所述第一源極區域的90％或更多，以及

其中所述第二硅化物層形成所述第一漏極區域的90％或更多。

2.根據權利要求1所述的半導體器件，

其中所述第一源極區域包括形成在所述第一突出單元中的第一半導體區域，以及

其中所述第一漏極區域包括形成在所述第一突出單元中的第二半導體區域，

其中所述第一半導體區域位于比所述第一硅化物層更靠近所述第一柵極電極的位置中，以及

其中所述第二半導體區域位于比所述第二硅化物層更靠近所述第一柵極電極的位置中。

3.根據權利要求1所述的半導體器件，

其中所述第一硅化物層和所述第二硅化物層中的每一個包括Ni和Si。

4.根據權利要求3所述的半導體器件，

其中所述第一硅化物層和所述第二硅化物層中的每一個由NiSi形成。

5.根據權利要求1所述的半導體器件，

其中所述第一硅化物層和所述第二硅化物層中的每一個由NiSi₂或CoSi₂形成。

6.根據權利要求1所述的半導體器件，

其中根據SSI方法執行針對所述非易失性存儲器單元的寫入操作。

7.根據權利要求1所述的半導體器件，還包括：

第二突出單元，所述第二突出單元是所述半導體襯底的一部分，從所述半導體襯底的所述上表面突出，并沿著所述半導體襯底的主表面在第一方向上延伸；

第三柵極電極，所述第三柵極電極在所述第二方向上延伸并且被形成為通過第三柵極絕緣膜覆蓋所述第二突出單元的第三部分的上表面和側表面；

第一外延層，所述第一外延層被形成為覆蓋所述第二突出單元的第四部分的上表面和側表面；

第二外延層，所述第二外延層被形成為覆蓋所述第二突出單元的第五部分的上表面和側表面；

第三半導體區域，所述第三半導體區域被形成在所述第一外延層和所述第四部分中；

第四半導體區域，所述第四半導體區域被形成在所述第二外延層和所述第五部分中；

第三硅化物層，所述第三硅化物層被形成在所述第一外延層之上；和

第四硅化物層，所述第四硅化物層被形成在所述第二外延層之上，

其中所述第四部分和所述第五部分以在所述第一方向上在其間夾有所述第三部分的方式而定位，

其中所述第三半導體區域形成第二源極區域的一部分，以及

其中所述第四半導體區域形成第二漏極區域的一部分。