[發明專利]基于提升算法的二維離散小波變換架構設計方法

有效

• 申請號: 201811047089.1
• 申請日: 2018-09-08
• 公開（公告）號: CN109408770B
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 張為;張盼
• 申請（專利權）人: 天津大學
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 程毓英

1.一種基于提升算法的二維離散小波變換架構設計方法，基于9/7小波提升算法的離散小波變換架構，利用公式(1)-(6)設計多級二維離散小波變換系統：

H°(2n+1)＝K×H(2n+1) (5)

其中，x為輸入數據，y、H和L為中間變量，H°(2n+1)和L°(2n)為小波變換的輸出結果，各系數為常數定值，取值如下：α＝-1.586134342，β＝-0.052980118，γ＝0.882911075，δ＝0.443506852，K＝1.230174105；

其特征在于，所述的多級二維離散小波變換系統為低級展開高級展開的多級二維離散小波變換系統，硬件架構包括數據掃描存儲模塊、第一級離散小波變換模塊、第二級及第三級離散小波變換模塊，采用三輸入并行橫向掃描方式進行數據的采集，之后數據依次進入各級離散小波變換模塊進行分解處理，得到最終的三級小波變換的處理結果；其中，

數據掃描方式為三輸入并行掃描，其中1行為重復掃描，即每次輸出的第3個像素為重復掃描點，掃描得到的數據進入輸入數據存儲模塊進行暫存，該數據存儲模塊所需片內RAM的大小為3N字節，存儲模塊的輸出有三個，對應公式(1)的三個輸入；

二維多級DWT整體采取低級展開、高級折疊的架構，即第一級DWT單獨使用一個架構，并且內部全部展開；第二級DWT內部采取半折疊架構，并將第三級或者更高級DWT處理折疊到第二級DWT架構上，即第二級和第三級甚至更高級DWT共用一套二維DWT架構；

第一級DWT模塊的時鐘周期與有效輸入數據之比為1:1，即每個時鐘周期的輸入數據都是有效的，該級DWT采用內部全展開架構，并通過在公式(1)對應的基本運算單元內引入兩個寄存器來調整三個輸入進入列變換的時序，由此列變換模塊的運算順序得以優化；減少內部緩存為3N字，關鍵路徑延時降為一個乘法器延時Tm；

第二級DWT的時鐘周期與有效輸入數據數量之比為4:1，即每四個時鐘周期只有一組有效輸入，設計為半折疊架構，即對于一組有效數據的四次運算處理，前兩次運算共同調用第一個基本運算模塊，后兩次運算共同調用第二個基本運算模塊；

第三級離散小波變換模塊的時鐘周期與有效輸入數據數量之比為16:1，將第三級DWT架構折疊到第二級DWT上，即第二級與第三級DWT共用同一個硬件架構，若需要進行更多級小波變換的處理，后續的小波變換同樣可以折疊到第二級DWT架構上，并且進行小波變換的級數越高，整體架構的硬件利用率就越高。