[發明專利]數據預處理裝置、方法及異步雙端隨機存取存儲器系統

有效

• 申請號: 201811040950.1
• 申請日: 2018-09-06
• 公開（公告）號: CN109285580B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 陶常勇;沈劍良;劉勤讓;呂平;陳艇;汪欣;宋克;李沛杰;劉冬培;付豪;張楠;何麗麗;劉長江;林德偉;楊鎮西
• 申請（專利權）人: 天津市濱海新區信息技術創新中心;國家數字交換系統工程技術研究中心
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C7/10
• 代理公司: 北京超凡志成知識產權代理事務所(普通合伙) 11371
• 代理人: 唐維虎

1.一種數據預處理裝置，其特征在于，所述裝置與異步雙端隨機存取存儲器連接；所述裝置包括依次連接的第一讀寫控制電路、第一數據緩存電路、第二數據緩存電路及第二讀寫控制電路；所述第一讀寫控制電路與所述異步雙端隨機存取存儲器的第一端口連接；所述第二讀寫控制電路與所述異步雙端隨機存取存儲器的第二端口連接；

所述第一數據緩存電路用于接收并緩存第一寫入請求；所述第一寫入請求包括第一寫入數據及第一數據地址；

所述第一讀寫控制電路用于根據所述第一數據地址，將所述第一寫入數據存儲至所述異步雙端隨機存取存儲器中；

所述第二數據緩存電路用于接收并緩存所述第一寫入請求；

所述第二讀寫控制電路用于接收第一讀出請求，并根據所述第二數據緩存電路中緩存的預設數量的寫入請求及所述異步雙端隨機存取存儲器的內部數據，輸出所述第一讀出請求對應的數據；所述第一讀出請求包括第二數據地址；

所述第一數據緩存電路包括第一邏輯控制單元及設定空間大小的第一數據緩存單元；

所述第一邏輯控制單元用于接收第一寫入請求，將所述第一寫入數據及所述第一數據地址寫入第一數據緩存單元中；

所述第一邏輯控制單元還用于將所述第一寫入請求發送至所述第二讀寫控制電路。

2.根據權利要求1所述的裝置，其特征在于，所述第二數據緩存電路包括第二邏輯控制單元及設定空間大小的第二數據緩存單元；

所述第二邏輯控制單元用于接收所述第一寫入請求，將所述第一寫入數據及所述第一數據地址寫入第二數據緩存單元中。

3.根據權利要求1所述的裝置，其特征在于，所述第一讀寫控制電路包括第一選擇器及第一控制單元；

所述第一控制單元用于當未收到讀寫請求時，產生第二寫入請求，將所述第二寫入請求通過所述第一選擇器發送至所述第一端口，以使所述異步雙端隨機存取存儲器按照預設寫入數據的緩存順序將所述預設寫入數據寫入預設數據地址；所述預設寫入數據及所述預設數據地址按照時間順序緩存于所述第一數據緩存電路。

4.根據權利要求3所述的裝置，其特征在于，當所述異步雙端隨機存取存儲器按照預設寫入數據的緩存順序將所述預設寫入數據寫入預設數據地址后，所述第一讀寫控制電路還用于向所述第一數據緩存電路發送第一清除指令；

所述第一數據緩存電路還用于清除所述第一數據緩存單元緩存的所述預設寫入數據及所述預設數據地址；

所述第一數據緩存電路還用于向所述第二數據緩存電路發送第二清除指令；

所述第二數據緩存電路還用于清除所述第二數據緩存單元緩存的所述預設寫入數據及所述預設數據地址。

5.根據權利要求4所述的裝置，其特征在于，所述第二讀寫控制電路包括第二選擇器及第二控制單元；

所述第二控制單元用于當接收到所述第一讀出請求時，在所述第二數據緩存電路中緩存的預設數量的寫入請求查找所述第二數據地址對應的數據，如果查找到，將所述數據輸出；如果未查找到，通過所述第二選擇器將所述第一讀出請求發送至所述第二端口，以使所述異步雙端隨機存取存儲器輸出所述第二數據地址對應的數據。