[發明專利]用于形成垂直通道器件的方法、以及垂直通道器件

有效

• 申請號: 201811036797.5
• 申請日: 2018-09-06
• 公開（公告）號: CN109473356B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: A·維洛索;G·埃內曼;N·科拉爾特;E·羅西爾
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/10;H01L29/423;H01L29/78
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 蔡文清;郭輝

依據本發明概念的一個方面，提供一種形成垂直通道器件的方法，該方法包括：在基材(101)上形成包括第一柱部分(110)、第二柱部分(120)和第三柱部分(130)的垂直半導體柱(108)，其中第二柱部分(120)設置在第一柱部分(110)和第三柱部分(130)之間，并且其中第二柱部分(120)由與形成第一柱部分(110)的上部(110a)的材料不同、且與形成第三柱部分(130)的下部(130a)的材料不同的材料形成，在第一柱部分(110)的上部(110a)的周向表面上以及第三柱部分(130)的下部(130a)的周向表面(130aa)上形成間隔層(112、132)，以及形成嵌入第二柱部分(120)和所述上部(110a)和所述下部(130a)的柵極堆疊體(150)，其中間隔層(112、132)形成了柵極堆疊體(150)與所述上部(110a)之間以及柵極堆疊體(150)與所述下部(130a)之間的間隔部。

技術領域

本發明概念涉及一種形成垂直通道器件的方法以及垂直通道器件。

背景

由于需要生產功率更高效的半導體器件和面積有效的電路設計，正在研發新的半導體器件。一種有希望的類型的器件是垂直通道晶體管器件。垂直通道晶體管器件可以包括垂直取向的半導體柱和圍繞柱的柵極。垂直通道半導體器件的一個示例是柵極全包圍場效應晶體管(GAAFET)。

對于水平或二維布局的器件，例如平面FET、finFET或水平GAAFET，存在用于制造具有與柵極自對齊的源極/漏極(S/D)區域的器件的工藝。然而，對于垂直通道器件，該自對齊可能難以實現。這是由于通道的垂直取向，其中，活化的通道區域和柵極長度并不是通過線寬限定的，而是通過柵極的垂直位置和尺寸限定。然而，柵極垂直位置的精確控制難以實現。

發明內容

本發明概念的一個目的是提供能夠改進柵極垂直位置的控制以及由此改進活化通道區域限定的控制。

依據本發明的第一方面，提供一種形成垂直通道器件的方法，該方法包括：

在基材上形成包括第一柱部分、第二柱部分和第三柱部分的垂直半導體柱，其中第二柱部分設置在第一柱部分和第三柱部分之間，并且其中第二柱部分由與形成第一柱部分的上部的材料不同、且與形成第三柱部分的下部的材料不同的材料形成，

在第一柱部分的上部的周向表面上以及第三柱部分的下部的周向表面上形成間隔層，以及

形成嵌入第二柱部分和所述上部和所述下部的柵極堆疊體，其中間隔層在柵極堆疊體與所述上部之間以及柵極堆疊體與所述下部之間形成間隔部。

本發明方法能夠使得柵極以精確的方式相對于第二柱部分垂直對齊。間隔層在其間形成了間隔部，即，使得柵極堆疊體與第一柱部分的上部以及第三柱部分的下部分開。因此，有效柵極長度可以表示為第一柱部分上部上的間隔部與第三柱部分下部上的間隔部之間的垂直距離。因此，活化通道區域可以形成于第二柱部分中。活化通道區域的垂直延伸等于有效柵極長度。

由于柵極堆疊體不僅嵌入第二柱部分，而且分別嵌入第一和第三柱部分的上部和下部，有效柵極的長度以及有效柵極的垂直位置將基本不受沿著柱的柵極堆疊體的垂直位置的影響。柵極堆疊體錯位可能會對器件特性產生不利影響。

由于第二柱部分由與形成第一柱部分上部的材料不同、且與形成第三柱部分下部的材料不同的材料形成，能夠選擇性或至少優先在上部和下部上形成間隔層。