[發明專利]像素電路及讀取方法

有效

• 申請號: 201811035574.7
• 申請日: 2018-09-06
• 公開（公告）號: CN109040624B
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 徐辰;邵澤旭;陳碧
• 申請（專利權）人: 思特威（上海）電子科技有限公司
• 主分類號: H04N5/365
• 分類號: H04N5/365;H04N5/374;H04N5/378
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種像素電路，所述像素電路包括多個按行和列排列的像素單元構成的像素陣列，每個像素單元包括具有共享結構的兩路感光像素，其特征在于：

所述每個像素單元的兩路感光像素設置于同一列的相鄰兩行；

相鄰兩列的兩個所述像素單元分別只有一路感光像素設置于同一行；

其中，所述相鄰兩列的兩個所述像素單元中相同顏色的感光像素分別設置在所述相鄰兩列且在相鄰兩行，相鄰兩行感光像素沿著行方向中心線對稱設置；

其中，所述每個像素單元包括復位晶體管和源極跟隨晶體管，所述具有共享結構的兩路感光像素共享所述復位晶體管和所述源極跟隨晶體管；

其中，所述復位晶體管的漏極連接到行選擇控制信號，用于控制所述像素電路的行選擇輸出。

2.根據權利要求1所述的像素電路，其特征在于，所述感光像素包括光電二極管及連接到所述光電二極管的傳輸晶體管。

3.根據權利要求1所述的像素電路，其特征在于，所述相鄰兩列的兩個所述像素單元為拜耳格式設置，一個像素單元包括具有共享結構的R感光像素和Gb感光像素；另一個像素單元包括具有共享結構的Gr感光像素和B感光像素；所述Gb感光像素和B感光像素設置于同一行或者所述Gr感光像素和R感光像素設置于同一行。

4.根據權利要求1或2所述的像素電路，其特征在于，所述每個像素單元還包括第三感光像素和第四感光像素，與所述兩路感光像素構成四路共享結構的像素單元。

5.根據權利要求1所述的像素電路，其特征在于，所述像素電路為半行讀取模式。

6.根據權利要求5所述的像素電路，其特征在于，所述像素電路包括二選一開關電路，連接到輸出列線，用于選擇相應的列線輸出至同一列讀出通道。

7.根據權利要求1所述的像素電路，其特征在于，所述像素電路為一行讀取模式，所述像素電路包括列切換開關電路，連接到相應輸出列線，用于相同顏色的像素信號從同一列讀出通道輸出。

8.一種根據權利要求1所述的像素電路的讀取方法，所述讀取方法包括：

半行讀取所述像素電路的陣列中一行感光像素，輸出至相應列線；

半行讀取下一相鄰行的感光像素并輸出至相應列線；

循環上述步驟，直至讀取結束；

其中，根據讀取方式對每一行中的感光像素的復位控制信號和行選擇控制信號進行設置，實現對每一行中的感光像素的讀取控制，所述每一行中的感光像素的復位控制信號設置為相同或不同，所述每一行中的感光像素的行選擇控制信號設置為相同或不同。

9.根據權利要求8所述的像素電路的讀取方法，其特征在于，所述半行讀取為先讀取偶數列再讀取奇數列，或先讀取奇數列再讀取偶數列。

10.根據權利要求9所述的像素電路的讀取方法，其特征在于，所述半行讀取在讀取下一相鄰行時，先讀取奇數列再讀取偶數列，或先讀取偶數列再讀取奇數列。

11.根據權利要求8所述的像素電路讀取方法，其特征在于，所述像素單元包括復位晶體管和源極跟隨晶體管，所述復位晶體管的漏極連接所述行選擇控制信號，控制所述像素電路的行選擇輸出。

12.根據權利要求8所述的像素電路讀取方法，其特征在于，所述像素電路包括二選一開關電路，用于選擇相應的列線輸出至同一列讀出通道。