[發明專利]提高三維NAND閃存存儲器可靠性的數據寫入方法

在審

• 申請號: 201811033382.2
• 申請日: 2018-09-05
• 公開（公告）號: CN109240619A
• 公開（公告）日: 2019-01-18
• 發明（設計）人: 陳杰智;曹芮;武繼璇
• 申請（專利權）人: 山東大學
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 濟南金迪知識產權代理有限公司 37219
• 代理人: 陳桂玲

一種提高三維NAND閃存存儲器可靠性的數據寫入方法，基于三維架構NAND閃存存儲器，在寫入數據之前，預先對數據存儲區域寫入一組特殊數據后進行擦除，之后再執行數據寫入操作；所述特殊數據分為兩種形式，一種是與待存儲數據完全相同的數據，一種是使存儲單元相同狀態的數據。對數據保持特性要求的不同，劃分不同的存儲區域進行不同的動作操作。實驗證明，連續寫入兩次相同的數據，減少三維NAND閃存存儲器的錯誤率效果最佳，保持特性也較好。本發明不僅適用于沒有使用過的存儲區域，還適用于進行多次擦除、寫入操作的區域，用此方法也可以減少約百分之三十以上的錯誤數據。當對數據進行保持操作后，得到錯誤率也相對于普通方法大大減小，提高了可靠性。

技術領域

本發明涉及一種用于減少三維NAND閃存存儲器錯誤率及改善其保持特性的方法，屬于閃存存儲器可靠性技術領域。

背景技術

NAND型和NOR型是閃存存儲器的主要類型。NAND閃存可以達到高存儲密度，并且寫入和擦除的速度也很快。隨著信息產業的不斷發展進步，半導體存儲器的市場需求持續增長，NAND閃存存儲器的市場需求也呈現出了高速發展的態勢。

NAND閃存存儲器在市場上的需要日益增加的同時，NAND閃存在技術上也在不斷發展。NAND閃存存儲器根據存儲在每個存儲單元中的位數分為SLC、MLC、TLC等幾種架構，并且仍在不斷發展。器件尺寸的縮小，位成本的降低，從而降低了二維NAND閃存存儲器的可靠性。高可靠性的NAND閃存存儲器對于NAND閃存存儲器應用至關重要。

在工藝特征尺寸小于32納米以后，隨著浮柵存儲器尺寸的不斷縮小，多晶硅浮柵和電荷隧穿氧化層的厚度不斷地減薄，傳統浮柵型存儲器的局限性就會越來越突出，二維NAND閃存存儲器的問題越來越多，業界開始著眼于三維NAND閃存存儲器的發展。

圖1給出了三維NAND閃存存儲器的結構，由里至外依次為核心介質層、多晶硅溝道、隧穿氧化層、電荷俘獲層和阻擋氧化層。圖1中左側是三維立體結構,屬于Bit CostScalable(BICS)結構，BICS工藝使用了先柵極的工藝，交替沉積氧化物層和多晶硅層，后在堆疊層中形成一個通道孔，并填充氧化物-氮化物-氧化物和多晶硅實現。每個單元的基本結構是SONOS(控制柵-阻擋氧化層-電荷俘獲層-隧穿氧化層-通道)結構。圖1中右側是BICS橫截面圖，包括：控制柵、阻擋氧化層、電荷俘獲層、隧穿氧化層和多晶硅環形溝道層。在寫入狀態時，電荷存儲在電荷俘獲層的陷阱中。

圖2給出了TLC 3D NAND的閾值電壓分布圖。根據存儲在每個存儲單元中的位數，主要分為三種讀寫方式單值存儲(SLC)、多值存儲(MLC)和三值存儲(TLC)，而四值存儲(QLC)在三維立體閃存存儲器中也得到了應用。隨著生產工藝的提高，NAND閃存存儲器在迎來單位存儲成本大幅降低的同時，也面臨著越來越嚴重的可靠性問題。三維TLC NAND閃存有三種不同的頁面類型，即LSB，CSB和MSB。TLC NAND閃存包含八個分配級別(擦除，A，B......G)，如圖2所示。可靠性問題是三維NAND存儲器所面臨的重要問題，所以本發明用來提高TLC 3D NAND的可靠性。

圖3給出了TLC 3D NAND的BER與編程/擦除循環次數和保持時間的關系。器件的可靠性是一個非常值得研究和關注的話題。隨著NAND閃存存儲器使用過程中編程/擦除循環次數的不斷增加，其發生錯誤的概率將呈現出非線性的快速增長。圖中具體的關系為：藍色曲線是編程/擦除循環次數為1，500，1000，2000之后錯誤率(BER)的變化，由圖可知，隨著循環次數的增加，BER呈現非線性的快速增長。數據保持問題是存儲單元的閾值電壓隨數據貯存時間增長而發生改變的物理現象，該物理現象則是由隧道氧化物發生不可避免的電荷捕獲而造成。紅色曲線便是編程/擦除循環次數為1，500，1000，2000后保持12個小時BER的變化，由圖3可知，較數據保持之前，BER明顯的增長。