[發明專利]一種TIADC系統通道間采樣時刻失配誤差提取方法

有效

• 申請號: 201811031296.8
• 申請日: 2018-09-05
• 公開（公告）號: CN109274372B
• 公開（公告）日: 2022-03-11
• 發明（設計）人: 吳建輝;李鑫;黃成;李紅
• 申請（專利權）人: 東南大學
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/10
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 徐瑩

本發明公開了一種TIADC系統通道間采樣時刻失配誤差提取方法，包括：向存在采樣時刻失配的TIADC系統輸入一個已知頻率的測試單音正弦信號；對存在采樣時刻失配的TIADC系統的各通道采樣，得到各通道的數字輸出信號；利用各通道的數字輸出信號分別調制數字域的同頻載波信號，得到各通道調制后的數字信號；對各通道調制后的數字信號分別進行取平均操作，得到各通道的數字信號平均值；根據各通道的數字信號平均值，利用反三角函數運算估計出各通道的采樣時刻失配值，并由所得各通道數字輸出信號減去得到各通道校準后的數字輸出信號。本發明可以精確提取TIADC系統中存在的采樣時刻失配值，對SNR和SFDR的改善程度顯著并且估計速度快，具有良好的有效性、廣泛性和實用性。

技術領域

本發明涉及一種TIADC系統通道間采樣時刻失配誤差提取方法，屬于高速模數轉換器的技術領域。

背景技術

隨著電子信息等技術的進步，ADC的應用領域不斷擴展，系統對ADC的要求也不斷提高，所以模數轉換器成為提升通信系統速度的關鍵。對于高速數字信號應用來說，ADC的轉換速率也是有限的，單通道的ADC越來越難以滿足高速系統的要求。因此，如何利用現有的ADC實現滿足高速高精度的數據采集系統具有重要意義。

多通道ADC并行工作采樣是一種實現更高采樣率和高精度ADC的有效方法，也就是使用多通道時間交織(Time-Interleaved)結構實現高速高精度采集。理論上，在保持精度不變的情況下，M個ADC構成的時間交織采樣系統，其帶寬可達到單片ADC的M倍。時間交織結構利用多個ADC在時域上交替采集輸入信號，再在數字域拼接以實現采樣率的提高，這種結構硬件開銷相對小，且易于實現，多為實際系統采用。如數字存儲示波器的前端采集電路及軟件無線電通信系統中的接收端都采用了多通道時間交織的結構。

在高速高精度采集系統中，雖然使用多通道時間交織ADC(TIADC)能夠實現在同等精度下采樣速度成倍提高，但其自身也存在固有缺點，通道之間存在的失配誤差嚴重制約著多通道時間交織ADC的轉換精度，惡化了整個采樣系統的信噪比(SNR)和無雜散動態范圍(SFDR)性能。時間交織采樣系統主要存在失調失配(offset mismatch)、增益失配(gainmismatch)和采樣時刻失配(time-skew error)。這三種失配會引起采樣信號的失真，在頻譜上表現為在相應頻點上產生雜散，出現誤差譜線。

對于失調失配和增益失配的校準方法已相當成熟，但是采樣時刻失配誤差的校準仍然是一個嚴峻的挑戰，目前對于采樣時刻失配的處理方法，傳統方式是采用兩級采樣保持電路結構，可以有效減輕采樣時刻失配的影響，但是在GHz采樣的情況下，第一級的采樣開關會消耗巨大的功耗并限制整體采樣速率。另外還有采用后臺工作方式的數字校準算法，但是后臺的工作模式需要消耗大量的校準時間來估計失配誤差，并且需要復雜的數字電路實現。

發明內容

本發明所要解決的技術問題在于克服現有技術的不足，提供一種TIADC系統通道間采樣時刻失配誤差提取方法，解決TIADC系統中通道間采樣時刻失配問題所造成的影響，實現對TIADC中通道間采樣時刻失配效應的抑制作用。

本發明具體采用以下技術方案解決上述技術問題：

一種TIADC系統通道間采樣時刻失配誤差提取方法，包括以下步驟：

步驟1、向存在采樣時刻失配的TIADC系統輸入一個已知頻率的測試單音正弦信號；

步驟2、對存在采樣時刻失配的TIADC系統的各通道采樣，得到各通道的數字輸出信號；

步驟3、利用各通道的數字輸出信號分別調制數字域的同頻載波信號，得到各通道調制后的數字信號；

步驟4、對各通道調制后的數字信號分別進行取平均操作，得到各通道的數字信號平均值；