[發明專利]一種高精度脈沖時間間隔測量方法及電路

有效

• 申請號: 201811028964.1
• 申請日: 2018-09-05
• 公開（公告）號: CN109100928B
• 公開（公告）日: 2020-07-14
• 發明（設計）人: 司朝良;張廣淵;饒中洋
• 申請（專利權）人: 山東交通學院
• 主分類號: G04F10/04
• 分類號: G04F10/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明屬于電子測量技術領域，具體涉及一種脈沖信號的時間間隔測量方法及電路。本發明利用限幅電路對兩路脈沖信號限幅，由高頻集成鑒相鑒頻器比相得到相位差脈沖，經過電平轉換后，由DSP判斷、測算及誤差校正，得到兩路脈沖信號的時間間隔值送去顯示。綜合利用高速鑒相技術和DSP的快速運算與處理，實現對較寬頻率范圍內兩路同頻率輸入脈沖信號時間間隔參數的準確測量。

技術領域

本發明涉及電子測量技術領域的脈沖時間間隔測量技術，具體涉及一種高精度脈沖時間間隔測量方法及電路。

背景技術

脈沖時間間隔測量技術在現代通信、定位定時、航天測控、數字示波器等領域有著廣泛的應用。時間間隔測量技術由來已久，大致可分為模擬方法和數字方法兩大類，主要有時間-幅度轉換法、時間間隔擴展法、游標法等。傳統的模擬方法離不開模數轉換的過程，容易受外界干擾的影響，測量精度不可能很高；而數字方法不需要模數轉換，測量精度高，但需要大規模集成電路專用集成電路的支撐，工藝復雜、生產成本高。

發明內容

為了克服上述技術問題的缺點，本發明提供了一種基于集成鑒相鑒頻器的電路簡單、測量準確的高精度脈沖時間間隔測量方法及電路。

本發明的高精度脈沖時間間隔測量方法，其特別之處在于，包括以下步驟：a.選取一個PECL集成鑒相鑒頻器，設其兩個脈沖輸入端分別為R、V；b.將兩路待測輸入脈沖中的一路從輸入1端子引入，經過第一耦合與限幅電路，輸入到PECL集成鑒相鑒頻器的輸入端R；待測輸入脈沖信號中的另一路從輸入2端子引入，經過第二耦合與限幅電路后，輸入到PECL集成鑒相鑒頻器的輸入端V；所述第一耦合與限幅電路和第二耦合與限幅電路完全相同；c.所述PECL集成鑒相鑒頻器的輸出端U連接到第一電平轉換電路的輸入端，第一電平轉換電路的輸出Vo1接到數字信號處理器DSP的一個GPIO引腳A；所述PECL集成鑒相鑒頻器的輸出端連接到第二電平轉換電路的輸入端，第二電平轉換電路的輸出Vo2接到數字信號處理器DSP的另外一個GPIO引腳B；所述第一電平轉換電路和第二電平轉換電路完全相同；d.所述DSP根據Vo1和Vo2送來的信號性質是正向脈沖還是固定電平，定性判斷出兩路待測脈沖信號的相位關系，并對Vo1或Vo2送來的正向脈沖信號進行定量測算，得到兩個輸入脈沖信號的時間間隔初測值t₁秒；e.輸入兩路已知頻率為1kHz、相位差是π的標準方波信號，按照所述步驟a～d的方法，測得兩路標準脈沖信號的時間間隔值t₀秒；所述DSP按下述公式計算出每秒時間間隔的測量誤差值：Δt＝2t₀×10³-1；f.所述DSP按下述公式對t₁進行誤差修正：得到兩路待測脈沖的準確時間間隔值t秒，并將測算的時間間隔結果輸出到顯示器顯示。

在集成鑒相鑒頻器輸入端設置兩個結構與參數完全相同的限幅電路，目的是保證集成鑒相鑒頻器的輸入脈沖幅度符合PECL電平要求，同時確保集成鑒相鑒頻器能準確比較兩路輸入脈沖信號的不同相位。

兩路待測脈沖信號的相位關系可能是同相，也可能是輸入1超前輸入2，或者輸入1滯后輸入2。PECL集成鑒相鑒頻器兩個脈沖輸入端R和V的相位關系直接反映兩路待測脈沖信號的相位關系，PECL集成鑒相鑒頻器的輸出狀態取決于兩個脈沖輸入端R和V的相位關系，如果R端輸入脈沖超前于V端輸入脈沖，則PECL集成鑒相鑒頻器的U端輸出PECL邏輯正脈沖、端輸出PECL邏輯高電平；如果V端輸入脈沖超前于R端輸入脈沖，則PECL集成鑒相鑒頻器的端輸出PECL邏輯正脈沖、U端輸出PECL邏輯低電平；如果R端輸入脈沖與V端輸入脈沖同相位，則PECL集成鑒相鑒頻器的U端輸出PECL邏輯低電平、端輸出PECL邏輯高電平。U端或端輸出的PECL邏輯正脈沖即是鑒相脈沖，其脈沖寬度與兩路輸入脈沖信號的時間間隔相等。

兩個電平轉換器的作用是將PECL邏輯電平轉換成TTL/CMOS邏輯電平，將PECL集成鑒相鑒頻器輸出的PECL邏輯脈沖信號和高、低電平轉換成DSP可以直接識別的TTL/CMOS邏輯脈沖信號或高、低電平。