[發(fā)明專利]快閃記憶體控制器及相關(guān)電子裝置

有效

• 申請?zhí)枺?/td>: 201811020330.1
• 申請日: 2018-09-03
• 公開（公告）號: CN110874184B
• 公開（公告）日: 2023-08-22
• 發(fā)明（設(shè)計(jì)）人: 張文信;陳彥仲;許維仁;周宇峰
• 申請（專利權(quán)）人: 合肥沛睿微電子股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種快閃記憶體控制器，包含有：

一人工智慧模組，用以自一主裝置接收一資料，并判斷該資料是屬于重要資料或是不重要資料，以產(chǎn)生一判斷結(jié)果；

一微處理器，耦接于該人工智慧模組，用以根據(jù)該判斷結(jié)果以決定將該資料寫入至一快閃記憶體模組中，其中該快閃記憶體模組包含多個(gè)第一區(qū)塊以及多個(gè)第二區(qū)塊，其中該多個(gè)第一區(qū)塊中每一個(gè)記憶單元所記憶的位元數(shù)低于該多個(gè)第二區(qū)塊中每一個(gè)記憶單元所記憶的位元數(shù)；

其中當(dāng)該判斷結(jié)果指出該資料是屬于重要資料時(shí)，該微處理器僅會將該資料儲存在該多個(gè)第一區(qū)塊中的至少其一，并且儲存在該多個(gè)第一區(qū)塊中的該資料不會因?yàn)樵摽扉W記憶體控制器的其他任何操作而被搬移至不同于該多個(gè)第一區(qū)塊的任一區(qū)塊中，

其中當(dāng)該判斷結(jié)果指出該資料是屬于不重要資料時(shí)，該微處理器將該資料儲存在該快閃記憶體模組的一暫存區(qū)塊中，

其中該暫存區(qū)塊為一單層式儲存區(qū)塊，且該微處理器在后續(xù)進(jìn)行一垃圾收集操作時(shí)將儲存在該暫存區(qū)塊的該資料搬移到該多個(gè)第二區(qū)塊的至少其一。

2.根據(jù)權(quán)利要求1所述的快閃記憶體控制器，其中該多個(gè)第一區(qū)塊為快閃記憶體模組中的單層式儲存(single?level?cell，SLC)區(qū)塊，且該多個(gè)第二區(qū)塊為雙層式儲存(Multilevel?cell，MLC)區(qū)塊、三層式儲存(triple?level?cell，TLC)區(qū)塊或是式四層式儲存(Quadruplelevelcell，QLC)區(qū)塊；或是，該多個(gè)第一區(qū)塊為快閃記憶體模組中的單層式儲存區(qū)塊或是雙層式儲存區(qū)塊，而該多個(gè)第二區(qū)塊為三層式儲存區(qū)塊或是四層式儲存區(qū)塊。

3.根據(jù)權(quán)利要求1所述的快閃記憶體控制器，其中該人工智慧模組根據(jù)該資料所關(guān)聯(lián)到的該快閃記憶體模組中的實(shí)體位址，來判斷該資料是屬于重要資料或是不重要資料，以產(chǎn)生該判斷結(jié)果。

4.根據(jù)權(quán)利要求1所述的快閃記憶體控制器，其中該人工智慧模組根據(jù)該資料所對應(yīng)到的邏輯位址的讀取及寫入頻率，來判斷該資料是屬于重要資料或是不重要資料，以產(chǎn)生該判斷結(jié)果。

5.根據(jù)權(quán)利要求1所述的快閃記憶體控制器，其中該人工智慧模組根據(jù)該資料的大小來判斷該資料是屬于重要資料或是不重要資料，以產(chǎn)生該判斷結(jié)果。

6.根據(jù)權(quán)利要求1所述的快閃記憶體控制器，其中該人工智慧模組系在該快閃記憶體控制器處于一離線狀態(tài)(off-line)時(shí)進(jìn)行訓(xùn)練操作以決定出多個(gè)判斷邏輯，并在快閃記憶體控制器處于一在線狀態(tài)(on-line)時(shí)使用該多個(gè)判斷邏輯以判斷該資料是屬于重要資料或是不重要資料，以產(chǎn)生該判斷結(jié)果。

7.一種電子裝置，包含有：

一快閃記憶體模組；以及

一快閃記憶體控制器，用以存取該快閃記憶體模組，且包含有：

一人工智慧模組，用以自一主裝置接收一資料，并判斷該資料是屬于重要資料或是不重要資料，以產(chǎn)生一判斷結(jié)果；

一微處理器，耦接于該人工智慧模組，用以根據(jù)該判斷結(jié)果以決定將該資料寫入至一快閃記憶體模組中，其中該快閃記憶體模組包含多個(gè)第一區(qū)塊以及多個(gè)第二區(qū)塊，其中該多個(gè)第一區(qū)塊中每一個(gè)記憶單元所記憶的位元數(shù)低于該多個(gè)第二區(qū)塊中每一個(gè)記憶單元所記憶的位元數(shù)；

其中當(dāng)該判斷結(jié)果指出該資料是屬于重要資料時(shí)，該微處理器僅會將該資料儲存在該多個(gè)第一區(qū)塊中的至少其一，并且儲存在該多個(gè)第一區(qū)塊中的該資料不會因?yàn)樵摽扉W記憶體控制器的其他任何操作而被搬移至不同于該多個(gè)第一區(qū)塊的任一區(qū)塊中，

其中當(dāng)該判斷結(jié)果指出該資料是屬于不重要資料時(shí)，該微處理器將該資料儲存在該快閃記憶體模組的一暫存區(qū)塊中，

其中該暫存區(qū)塊為一單層式儲存區(qū)塊，且該微處理器在后續(xù)進(jìn)行一垃圾收集操作時(shí)將儲存在該暫存區(qū)塊的該資料搬移到該多個(gè)第二區(qū)塊的至少其一。