[發(fā)明專利]一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路在審
| 申請(qǐng)?zhí)枺?/td> | 201811018047.5 | 申請(qǐng)日: | 2018-09-03 |
| 公開(kāi)(公告)號(hào): | CN108832921A | 公開(kāi)(公告)日: | 2018-11-16 |
| 發(fā)明(設(shè)計(jì))人: | 呂江萍 | 申請(qǐng)(專利權(quán))人: | 北方電子研究院安徽有限公司 |
| 主分類號(hào): | H03K17/687 | 分類號(hào): | H03K17/687 |
| 代理公司: | 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司 32224 | 代理人: | 耿英;董建林 |
| 地址: | 233040*** | 國(guó)省代碼: | 安徽;34 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 襯底電壓 襯底偏置 控制管 模擬開(kāi)關(guān)控制電路 控制傳輸電路 端電壓 傳輸電路 控制傳輸 控制電路 控制信號(hào)電平 模擬開(kāi)關(guān)電路 高精度模擬 電路結(jié)構(gòu) 電源電壓 開(kāi)關(guān)電路 邏輯關(guān)系 模擬開(kāi)關(guān) 雙向傳輸 消除模擬 傳輸管 寬電壓 源漏端 導(dǎo)通 電路 互通 | ||
1.一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路,其特征是,包括控制電路和傳輸電路;
傳輸電路包括兩個(gè)傳輸管,分別為PMOS管P1和NMOS管N1,用于使形成的模擬開(kāi)關(guān)的源漏端即S/D端電壓雙向互通;
控制電路包括八個(gè)控制管,分別為PMOS管P0、P2、P3、P4和NMOS管N0、N2、N3、N4,用于控制傳輸電路的導(dǎo)通和關(guān)閉以及控制傳輸電路的襯底電壓,其中,控制管P2、P3、P4控制傳輸管P1的襯底電壓,控制管N2、N3、N4控制傳輸管N1的襯底電壓;控制管根據(jù)兩個(gè)控制信號(hào)電平的不同邏輯關(guān)系,使傳輸管P1、N1的襯底電壓跟隨S/D端電壓或者跟隨對(duì)應(yīng)的電源電壓。
2.根據(jù)權(quán)利要求1所述的一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路,其特征是,模擬開(kāi)關(guān)的總控制端CTRL向控制電路提供控制信號(hào)電平C,在控制管P0、N0作用下,CB端輸出與控制信號(hào)電平C相反的控制信號(hào)電平CB。
3.根據(jù)權(quán)利要求1或2所述的一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路,其特征是,控制管P0的源極接電源VCC,控制管N0的源極接電源VSS;控制管P0、N0的柵極共接于總控制端CTRL,控制管P0、N0的漏極共接于CB端,向外輸出控制信號(hào)電平CB。
4.根據(jù)權(quán)利要求1所述的一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路,其特征是,控制管N2、N3、P4和傳輸管N1的柵極共接于C端;控制管P2、P3、N4的柵極和傳輸管P1的柵極共接于CB端;
控制管P4的源極接電源電壓VCC,控制管N4的源極接電源電壓VSS;
控制管P2、P3的源極、P4的漏極共接于節(jié)點(diǎn)1,且與傳輸管P1的襯底電壓相連接;
控制管N2、N3的源極、N4的漏極共接于節(jié)點(diǎn)2,且與傳輸管N1的襯底電壓相連接;
控制管P2、N2的漏極、傳輸管P1、N1的漏極共接于S端;控制管P3、N3的漏極、傳輸管P1、N1的源極共接于D端。
5.一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路,其特征是,包括控制電路和傳輸電路;
傳輸電路包括三個(gè)傳輸管,分別為PMOS管P1和NMOS管N1A、N1B,用于使形成的模擬開(kāi)關(guān)的源漏端即S/D端電壓雙向互通;
控制電路包括十一個(gè)控制管,分別為PMOS管P0、P2、P3、P4和NMOS管N0、N2A、N2B、N3A、N3B、N4A、N4B,用于控制傳輸電路的導(dǎo)通和關(guān)閉以及控制傳輸電路的襯底電壓,其中,控制管P2、P3、P4控制傳輸管P1的襯底電壓,控制管N2A、N3A 、N4A控制傳輸管N1A的襯底電壓,控制管N2B、N3B、N4B控制傳輸管N1B的襯底電壓;控制管根據(jù)兩個(gè)控制信號(hào)電平的不同邏輯關(guān)系,使傳輸管P1、N1A、N1B的襯底電壓跟隨S/D端電壓或者跟隨對(duì)應(yīng)的電源電壓。
6.根據(jù)權(quán)利要求5所述的一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路,其特征是,模擬開(kāi)關(guān)的總控制端CTRL向控制電路提供控制信號(hào)電平C,在控制管P0、N0作用下,CB端輸出與控制信號(hào)電平C相反的控制信號(hào)電平CB。
7.根據(jù)權(quán)利要求5或6所述的一種消除襯底偏置效應(yīng)的模擬開(kāi)關(guān)控制電路,其特征是,控制管P0的源極接電源VCC,控制管N0的源極接電源VSS;控制管P0、N0的柵極共接于總控制端CTRL,控制管P0、N0的漏極共接于CB端,向外輸出控制信號(hào)電平CB。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北方電子研究院安徽有限公司,未經(jīng)北方電子研究院安徽有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811018047.5/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 半導(dǎo)體集成電路裝置及其檢查方法和制造方法
- 帶有閂鎖抑制的可調(diào)節(jié)晶體管襯底偏置發(fā)生電路
- 帶有晶體管襯底偏置的集成電路的抑制閂鎖電路
- 半導(dǎo)體集成電路器件及襯底偏置控制方法
- 存儲(chǔ)器及其驅(qū)動(dòng)電路
- 用于優(yōu)化功耗的CMOS處理中的動(dòng)態(tài)反向偏置
- 一種多電源域電荷泵的開(kāi)關(guān)管襯底的動(dòng)態(tài)偏置電路及方法
- 電子系統(tǒng)裝置及其啟動(dòng)方法
- 一種多電源域電荷泵的開(kāi)關(guān)管襯底的動(dòng)態(tài)偏置電路
- 半導(dǎo)體集成電路裝置





