[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201811014595.0
• 申請日: 2018-08-31
• 公開（公告）號: CN109192732B
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 黃新運;王頎;付祥;夏志良;張黃鵬
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11578
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 趙秀芹;王寶筠

本申請公開了一種半導體器件的制造方法，由該方法制成的半導體器件中，其每個溝道孔內的第一摻雜類型材料層和第二摻雜類型材料層作為對應存儲串的各個存儲單元的源極和漏極，同一存儲串內的各個存儲單元均可以通過源極和漏極實現電路通路，因而，通過源極和漏極能夠將同一存儲串內的各個存儲單元形成并聯結構。如此，在每個存儲單元的柵極上施加較小的控制電壓即可實現對存儲單元的選通，而且，因同一存儲串內的各個存儲單元為并聯結構。因而，該存儲器的結構有利于降低存儲器中的讀取干擾、傳輸干擾和編輯干擾。此外，漏極與源極形成的PN結與電荷遂穿層可以零距離接觸，減小了穿過PN結處的遂穿電流的衰減，提高了半導體器件的各種操作速率。

本申請要求于2017年08月31日提交中國專利局、申請號為201710772503.4、發明名稱為“一種3D NAND存儲器件及其制造方法”的中國專利申請的優先權，其全部內容通過引用結合在本申請中。

技術領域

本申請涉及半導體器件技術領域，尤其涉及一種半導體器件的制造方法。

背景技術

3D NAND存儲器是一種擁有三維堆疊結構的閃存器件，其存儲核心區是由交替堆疊的金屬柵層和絕緣層結合垂直溝道孔組成。相同面積條件下，垂直堆疊的金屬柵層越多，意味著閃存器件的存儲密度越大、容量越大。目前常見的存儲結構的字線堆疊層數可達數十上百層。

目前，常規的3D NAND存儲器中，同一存儲串內的各個存儲單元之間串聯在一起，在對存儲器進行操作時，會導致3D NAND存儲器中存在較大的讀取干擾、傳輸干擾和編輯干擾。

發明內容

有鑒于此，本申請提供了一種半導體器件的制造方法，以降低半導體器件中存在較大的讀取干擾、傳輸干擾和編輯干擾。

為了達到上述發明目的，本申請采用了如下技術方案：

一種半導體器件的制造方法，包括：

提供襯底，所述襯底上形成有堆疊結構，所述堆疊結構包括若干層間隔設置的柵極層；

形成貫穿所述堆疊結構的溝道孔；

在所述溝道孔的側壁上形成存儲器層，所述存儲器層包括電荷隧穿層，所述電荷隧穿層沿所述溝道孔的周向方向包括第一部分側壁和第二部分側壁；

沿著所述電荷遂穿層的第一部分側壁形成第一摻雜類型材料層；

沿著所述電荷遂穿層的第二部分側壁形成第二摻雜類型材料層，所述第一摻雜類型材料層與第二摻雜類型材料層接觸；

所述第一摻雜類型材料層和所述第二摻雜類型材料層中，一個為源極，另一個為漏極。

可選地，所述第二摻雜類型材料層經過所述溝道孔的中心；

所述第一摻雜類型材料層包括第一部分和第二部分，所述第一摻雜類型材料層的第一部分和第二部分沿所述溝道孔的徑向方向分別分布在所述第二摻雜類型材料層的兩側。

可選地，形成第二摻雜類型材料層之后，還包括：

沿著所述第二摻雜類型材料層的徑向內側形成絕緣芯層。

可選地，所述第一摻雜類型材料層為源極，所述第二摻雜類型材料層為漏極，所述形成絕緣芯層后，還包括：

去除部分所述絕緣芯層，以露出漏極；

在所述溝道孔的上方形成漏極塞，所述漏極塞與所述漏極接觸。

可選地，所述第一摻雜類型材料層為漏極，所述第二摻雜類型材料層為源極，所述形成絕緣芯層后，還包括：

去除部分所述絕緣芯層和部分所述第二摻雜類型材料層，以露出漏極；

在所述溝道孔的上方形成漏極塞，所述漏極塞與所述漏極接觸。