[發明專利]一種帶有超結結構的溝槽型VDMOS器件及其制作方法

有效

• 申請號: 201811010720.0
• 申請日: 2018-08-31
• 公開（公告）號: CN108922851B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 范捷;萬立宏;王紹榮
• 申請（專利權）人: 江蘇麗雋功率半導體有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 無錫華源專利商標事務所(普通合伙) 32228
• 代理人: 聶啟新

1.一種帶有超結結構的溝槽型VDMOS器件的制作方法，其特征在于，所述方法包括：

提供第一導電類型離子的襯底，在所述襯底上生長第一導電類型離子的第一外延層，在所述第一外延層上生長氧化層掩膜；

通過光刻及刻蝕工藝對所述氧化層掩膜和所述第一外延層進行刻蝕形成第一類溝槽，所述第一類溝槽包括所述第一外延層內的部分以及貫穿所述氧化層掩膜的部分；

在所述第一類溝槽內填充氧化物并完成所述氧化物的表面平坦化；

通過光刻及刻蝕工藝對所述氧化層掩膜和所述第一外延層進行刻蝕，在所述第一類溝槽的兩側分別刻蝕形成兩個完全相同的第二類溝槽，所述第二類溝槽包括所述第一外延層內的部分以及貫穿所述氧化層掩膜的部分，所述第一類溝槽位于所述第一外延層內的部分的刻蝕深度為10-20μm，所述第二類溝槽位于所述第一外延層內的部分的刻蝕深度為1-1.5μm；

在所述第二類溝槽內填充氮化硅并完成所述氮化硅的表面平坦化；

刻蝕去除所述第一外延層上的所有氧化層掩膜以及所述第一類溝槽內的所有氧化物；

在所述第一外延層表面外延生長第二導電類型離子的第二外延層至高度與所述第二類溝槽內的氮化硅的上表面的高度一致，所述第二外延層完全填滿所述第一類溝槽，完成所述第二外延層的表面平坦化；

刻蝕去除所述第二類溝槽中的所有氮化硅，在所述第二類溝槽的內壁生長形成柵極氧化層并填充多晶硅柵極；

在所述第二類溝槽的兩側對所述第二外延層進行第一導電類型離子的注入和驅入形成源區；

在所述第二類溝槽的上方生長介質層，并在所述介質層刻蝕出接觸孔；

在器件的外表面制作金屬層；

其中，所述第一導電類型離子和所述第二導電類型離子中一個為P型離子、另一個為N型離子。

2.根據權利要求1所述的方法，其特征在于，所述刻蝕去除所述第二類溝槽中的所有氮化硅，包括：

刻蝕去除所述第二類溝槽中位于所述氧化層掩膜部分的氮化硅，使得所述氮化硅的上表面與所述第二外延層的下表面齊平；

對所述第二類溝槽的側壁注入濃度調節雜質；

刻蝕去除所述第二類溝槽中的其余所有氮化硅。

3.根據權利要求2所述的方法，其特征在于，所述對所述第二類溝槽的側壁注入濃度調節雜質，包括：

若所述第二外延層的離子濃度高于預設溝道濃度，則注入第一導電類型離子的濃度調節雜質；

若所述第二外延層的離子濃度低于所述預設溝道濃度，則注入第二導電類型離子的濃度調節雜質。

4.根據權利要求1至3任一所述的方法，其特征在于，在所述第一類溝槽內填充氧化物，包括：

在所述第一類溝槽的寬度達到預設寬度時，向所述第一類溝槽內填充氧化物；

在所述第一類溝槽的寬度未達到所述預設寬度時，通過熱氧化的方式將所述第一類溝槽內填滿氧化物。

5.根據權利要求1至3任一所述的方法，其特征在于，所述氧化層掩膜的厚度與所述第一類溝槽位于所述第一外延層內的部分的刻蝕深度成正相關關系。