[發明專利]處理器中的動態性能偏置

在審

• 申請號: 201811003358.4
• 申請日: 2018-08-30
• 公開（公告）號: CN109597684A
• 公開（公告）日: 2019-04-09
• 發明（設計）人: M·古普塔;R·J·芬格;V·丹拉杰;D·S·奇魯巴卡蘭;S·安貝爾;I·赫什;E·威斯曼;H·阿布-薩拉
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 黃嵩泉;張欣

公開了處理器中的動態性能偏置。在實施例中提供了用于動態地偏置處理器的核中的邏輯處理器的性能的技術。一個實施例包括：標識與應用的第一線程相關聯的第一邏輯處理器以及與第二線程相關聯的第二邏輯處理器；獲取分別與第一線程和第二線程相關聯的第一線程偏好指示符和第二線程偏好指示符；至少部分基于第一線程偏好指示符與第二線程偏好指示符的相對關系來為第一邏輯處理器計算第一相對性能偏置值；以及基于該第一相對性能偏置值調整第一邏輯處理器的性能偏置。實施例可以進一步包括：至少部分基于第一相對性能偏置值指示高于第二性能偏好的第一性能偏好來增加第一邏輯處理器的性能偏置。

技術領域

此公開總體上涉及計算架構領域，并且更具體地涉及處理器中的動態性能偏置(dynamic performance biasing)。

背景技術

同時多線程(SMT)是由具有硬件多線程的超標量計算機處理單元(CPU)采用的處理技術。SMT使得多個線程能夠在CPU中的同一物理核的邏輯處理器上同時運行。在每一個執行周期中從多個線程取出指令。這可以通過共享核的不同流水線資源來實現。從多個線程取出的指令可以在同一周期期間由任何流水線級執行或處置。一般地，硬件資源的共享是無偏的(unbiased)，并且因此，此類資源在同時執行的線程之間平等地共享。類似地，執行周期典型地在SMT核上的所有邏輯處理器之間平等地劃分。隨著計算機架構的發展，作出不斷的努力以進一步提高處理元件的效率并且優化處理元件的性能。

附圖簡述

為了提供對本公開及其特征和優點的更完整的理解，結合所附附圖來作出對下文描述的引用，在所附附圖中，相同的附圖標記表示相同的部件，其中：

圖1是根據某些實施例的用于邏輯處理器的動態性能偏置的計算系統的簡化框圖；

圖2是根據某些實施例的與邏輯處理器的動態性能偏置相關聯的潛在操作的簡化流程圖；

圖3是根據某些實施例的與邏輯處理器的動態性能偏置相關聯的進一步的潛在操作的簡化流程圖；

圖4是描繪根據某些實施例的邏輯處理器的動態性能偏置的示例的框圖；

圖5是根據某些實施例的與邏輯處理器的動態性能偏置相關聯的進一步的潛在操作的簡化流程圖；

圖6是與利用邏輯處理器的動態性能偏置來調度線程相關聯的進一步的潛在操作的簡化流程圖；

圖7A-圖7B是描繪利用邏輯處理器的動態性能偏置來調度線程的示例的框圖；

圖8是根據某些實施例的用于核的動態性能偏置的另一示例計算系統的簡化框圖；

圖9是根據某些實施例的與核和邏輯處理器的動態性能偏置相關聯的潛在操作的簡化流程圖；

圖10是根據某些實施例的與核和邏輯處理器的動態性能偏置相關聯的進一步的潛在操作的簡化流程圖；

圖11是根據某些實施例的與核和邏輯處理器的動態性能偏置相關聯的進一步的潛在操作的簡化流程圖；

圖12是與利用核的動態性能偏置來調度線程相關聯的進一步的潛在操作的簡化流程圖；

圖13A-圖13B是描繪利用核的動態性能偏置來調度線程的示例的框圖；

圖14是根據某些實施例的用于核和/或邏輯處理器的動態性能偏置的虛擬化計算系統的實施例的簡化框圖；

圖15是根據某些實施例的寄存器架構的框圖；

圖16A是圖示出根據某些實施例的示例性有序流水線以及示例性寄存器重命名、亂序發布/執行流水線的框圖；