[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201811000371.4
• 申請日: 2018-08-30
• 公開（公告）號: CN110875383B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 陳志諺
• 申請（專利權）人: 世界先進積體電路股份有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/06;H01L21/335
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王天堯;任默聞

本發明提供一種半導體裝置及其制造方法，其包含通道層，設置于襯底上方；阻擋層，設置于通道層上方；化合物半導體層和摻質保持層，設置于阻擋層上方；一對源極/漏極，設置于襯底上方且位于化合物半導體層的兩側；以及柵極，設置于化合物半導體層上。本發明在半導體裝置設置摻質保持層，以避免化合物半導體層中的摻質擴散至周圍的組件，同時避免例如腐蝕工藝等后續工藝影響摻質保持層以內的區域，提升半導體裝置的良品率。

技術領域

本發明實施例是關于半導體制造技術，特別是有關于半導體裝置及其制造方法。

背景技術

高電子遷移率電晶體(high electron mobility transistor，HEMT)，又稱為異質結構場效電晶體(heterostructure FET，HFET)或調制摻雜場效電晶體(modulation-dopedFET，MODFET)，為一種場效電晶體(field effect transistor，FET)，其由具有不同能隙(energy gap)的半導體材料組成。在鄰近不同半導體材料的所形成界面處會產生二維電子氣(two dimensional electron gas，2 DEG)層。由于二維電子氣的高電子移動性，高電子遷移率電晶體可以具有高崩潰電壓、高電子遷移率、低導通電阻與低輸入電容等優點，因而適合用于高功率元件上。

為了提升效能，通常會對高電子遷移率電晶體進行摻雜。然而，這個摻雜的過程可能會伴隨缺陷產生，甚至可能損壞高電子遷移率電晶體。因此需要持續開發改良的高電子遷移率電晶體，以在提升效能的同時，改善良品率，并有更廣泛的應用。

發明內容

根據本發明的一些實施例，提供半導體裝置。此半導體裝置包含通道層，設置于襯底上方；阻擋層，設置于通道層上方；化合物半導體層和摻質保持層，設置于阻擋層上方；一對源極/漏極，設置于襯底上方且位于化合物半導體層的兩側；以及柵極，設置于化合物半導體層上。

在一些實施例中，在摻質保持層內的摻質含量大于在摻質保持層外的摻質含量。

在一些實施例中，摻質保持層包含氮化鋁、氮化鋁鎵、氮化銦鎵其中之一或組合。

在一些實施例中，摻質保持層的厚度在0.5nm至5nm的范圍。

在一些實施例中，摻質保持層包含第一摻質保持層，設置于化合物半導體層頂部、內部或底部；及/或第二摻質保持層，覆蓋化合物半導體層的側壁并在此對源極/漏極與阻擋層之間延伸。

在一些實施例中，半導體裝置更包含此對源極/漏極穿過阻擋層且延伸至通道層中，且第二摻質保持層在此對源極/漏極與通道層之間延伸。

在一些實施例中，第二摻質保持層具有開口，設置于化合物半導體層上，且柵極設置于該開口處。

在一些實施例中，半導體裝置更包含二維電子氣回復層，覆蓋化合物半導體層的側壁且在此對源極/漏極與阻擋層之間延伸。

在一些實施例中，半導體裝置更包含此對源極/漏極穿過阻擋層且延伸至通道層中，且二維電子氣回復層在此對源極/漏極與通道層之間延伸。

在一些實施例中，二維電子氣回復層包含六方晶系(hexagonal crystal)的二元化合物半導體、石墨烯(graphene)其中之一或組合。

根據本發明的另一些實施例，提供半導體裝置的制造方法。此方法包含在襯底上方形成通道層；在通道層上方形成阻擋層；在阻擋層上方形成化合物半導體層和摻質保持層；在襯底上方且在化合物半導體層的兩側形成一對源極/漏極；以及在化合物半導體層上方形成柵極。

在一些實施例中，摻質保持層的形成包含使用有機金屬化學氣相沉積、原子層沉積、分子束外延、液相外延其中之一或組合。

在一些實施例中，摻質保持層包含氮化鋁、氮化鋁鎵、氮化銦鎵其中之一或組合。