[發明專利]雙沿防抖電路結構

有效

• 申請號: 201810999948.0
• 申請日: 2018-08-30
• 公開（公告）號: CN109039307B
• 公開（公告）日: 2022-07-05
• 發明（設計）人: 華晶;趙海;謝興華;呂超英;華純;孫洋;徐佰新;劉欣潔
• 申請（專利權）人: 華潤微集成電路（無錫）有限公司
• 主分類號: H03K5/1252
• 分類號: H03K5/1252
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

本發明涉及一種雙沿防抖電路結構，其中所述的雙沿防抖電路結構由邊沿檢測及信號同步模塊及防抖及數據鎖存模塊構成，通過這兩個模塊對輸入IO端口的帶有毛刺的輸入信號進行同步，并對輸入信號上的毛刺信號的邊沿極性進行檢查，再通過多次輸入信號毛刺濾除，確保輸出的信號無毛刺，可有效消除輸入信號上的高電平毛刺和低電平毛刺。采用該種雙沿防抖電路結構可以有效提高防抖電路針對數字電路進行毛刺的消除的準確性和可靠度，同時減少了軟件開銷。

技術領域

本發明涉及電路技術領域，尤其涉及輸入IO端口的毛刺電平的消除技術領域，具體涉及一種雙沿防抖電路結構。

背景技術

現有技術中，IO端口在輸入信號時，時常會遇到干擾，產生毛刺，而針對這種情況就需要防抖(消毛刺)電路，防抖電路一般包括了模擬防抖電路和數字防抖電路：

(1)模擬防抖電路一般通過在信號放大前經過低通濾波器，或在積分電路上增加去耦電容等技術來消除毛刺；

(2)數字電路中的防抖技術主要包括以下幾項：

a.觸發器同步法：其技術原理就是用一個D觸發器去讀帶毛刺的信號，利用D觸發器對輸入信號毛刺不敏感的特點，以濾除信號中的毛刺。該技術在數字邏輯電路中是一種常見方法，尤其對發生在非時鐘跳變沿的毛刺信號濾除效果非常明顯；

b.信號延時同步法：該技術是在兩級信號傳遞過程中增加一個delay延時單元器件，利用延時單元本身的物理器件延時(通常是納秒級)來實現消毛刺的效果；

c.狀態機控制法：在數據傳遞較為復雜的多模塊數字電路系統中，由狀態機在特定時刻分別產生控制特定模塊的時鐘信號或使能信號，狀態機的循環控制就可使整個系統協調運作，我們只需在狀態機的觸發時間上加以處理，就可避免競爭冒險，從而抑制毛刺的產生。

現有技術中，用于解決IO端口產生的毛刺問題所設計的消毛刺電路(也可以稱為防抖電路)一般為單沿防抖電路，這種單沿防抖電路采用數字電路設計，這種電路在使用時需要通過配置邊沿觸發方式寄存器來選擇是使用上升沿防抖電路還是下降沿防抖電路。但在一些實際應用中，IO端口會同時接收到高電平毛刺和低電平毛刺，若將現有技術中的消毛刺電路應用于這種同時接收到高電平毛刺和低電平毛刺的IO端口時，會有以下缺陷：

(1)單沿防抖電路具有單一性和局限性，無法同時有效地濾除所有高電平毛刺和低電平毛刺，未被濾除的毛刺會被傳遞到下一級電路，引起整個系統的誤動作和邏輯紊亂，對后續電路功能的準確性造成較大影響。

(2)雖然可以通過軟件對普通的單沿防抖電路進行控制，來切換上升沿防抖電路及下降沿防抖電路，在實際應用中軟件需要頻繁的對電路進行切換來模擬雙沿防抖的效果，其實際使用效果并不理想，不僅增加了軟件開發難度，而且仍會有部分毛刺無法濾除。

綜上所述，現有技術的防抖電路的缺點是電路效率低、可靠性不足。

發明內容

本發明的目的是克服了上述現有技術的缺點，提供一種電路可靠性高、性能穩定，能實現對IO端口同時引入高電平毛刺和低電平毛刺的應用場合的毛刺消除的雙沿防抖電路結構。

為了實現上述目的，本發明的雙沿防抖電路結構具有如下構成：

該雙沿防抖電路結構，其主要特點是，所述的電路結構包括：

邊沿檢測及信號同步模塊，用于對輸入的帶有毛刺的輸入信號進行同步，并檢測所述的輸入信號上的毛刺信號的邊沿極性，對所述的輸入信號中毛刺信號進行初步濾除，并將初步濾除所述的毛刺信號的輸入信號進行鎖存；

防抖及數據鎖存模塊，與所述的邊沿檢測及信號同步模塊相連接，對經過所述的邊沿檢測及信號同步模塊處理過的輸入信號進行進一步毛刺信號濾除，以進一步濾除毛刺信號的輸入信號為依據生成最終的輸出信號，并對所述的輸出信號進行鎖存及輸出。