[發明專利]一種適用于死區時間控制的負壓檢測電路

有效

• 申請號: 201810992903.0
• 申請日: 2018-08-29
• 公開（公告）號: CN108717158B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 周澤坤;袁*東;石躍;李響;石旺;李登維;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G01R31/26
• 分類號: G01R31/26
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種適用于死區時間控制的負壓檢測電路，其特征在于，包括比較器、電阻器和電流產生模塊，

所述電流產生模塊用于產生第一偏置電流(I1)、第二偏置電流(I2)和第三偏置電流(I3)，其中所述第三偏置電流(I3)的電流值大于所述第一偏置電流(I1)和第二偏置電流(I2)的電流值；

所述電阻器包括第一電阻(R1)和第六NMOS管(MNR)，第一電阻(R1)的一端作為所述負壓檢測電路的輸入端，第一電阻(R1)的另一端連接第六NMOS管(MNR)的源極；第六NMOS管(MNR)的柵極連接所述第二偏置電流(I2)，第六NMOS管(MNR)的漏極連接所述第三偏置電流(I3)并作為所述電阻器的輸出端；

所述比較器包括第四NMOS管(MN4)、第五NMOS管(MN5)和反相器(INV1)，

第四NMOS管(MN4)的柵漏短接并連接第五NMOS管(MN5)的柵極和所述第一偏置電流(I1)，第四NMOS管(MN4)的源極作為所述比較器的第一輸入端接地(GND)；

第五NMOS管(MN5)的源極作為所述比較器的第二輸入端連接所述電阻器的輸出端，第五NMOS管(MN5)的漏極連接反相器(INV1)的輸入端和第六NMOS管(MNR)的柵極；

反相器(INV1)的輸出端作為所述負壓檢測電路的輸出端。

2.根據權利要求1所述的適用于死區時間控制的負壓檢測電路，其特征在于，所述電流產生模塊包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)，

第一NMOS管(MN1)的柵漏短接并連接第二NMOS管(MN2)和第三NMOS管(MN3)的柵極以及輸入電流(I_in)，第一NMOS管(MN1)的源極連接第二NMOS管(MN2)和第三NMOS管(MN3)的源極并接地(GND)；

第一PMOS管(MP1)的柵漏短接并連接第三PMOS管(MP3)、第五PMOS管(MP5)、第七PMOS管(MP7)和第九PMOS管(MP9)的柵極以及第二NMOS管(MN2)的漏極，第一PMOS管(MP1)的源極連接第二PMOS管(MP2)、第四PMOS管(MP4)、第六PMOS管(MP6)和第八PMOS管(MP8)的源極并連接電源電壓(VCC)；

第二PMOS管(MP2)的柵極連接第四PMOS管(MP4)、第六PMOS管(MP6)和第八PMOS管(MP8)的柵極以及第三PMOS管(MP3)和第三NMOS管(MN3)的漏極，第二PMOS管(MP2)的漏極連接第三PMOS管(MP3)源極；

第五PMOS管(MP5)的源極連接第四PMOS管(MP4)的漏極，第五PMOS管(MP5)的漏極輸出所述第一偏置電流(I1)；

第七PMOS管(MP7)的源極連接第六PMOS管(MP6)的漏極，第七PMOS管(MP7)的漏極輸出所述第二偏置電流(I2)；

第九PMOS管(MP9)的源極連接第八PMOS管(MP8)的漏極，第九PMOS管(MP9)的漏極輸出所述第三偏置電流(I3)。