[發明專利]多晶硅柵的制造方法

有效

• 申請號: 201810992762.2
• 申請日: 2018-08-29
• 公開（公告）號: CN109103086B
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 沈冬冬;陸涵蔚
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種多晶硅柵的制造方法，包括步驟：步驟一、在半導體襯底表面依次形成柵介質層、第一多晶硅層和硬質掩膜層；步驟二、依次對硬質掩膜層和所述第一多晶硅層進行刻蝕，刻蝕后的第一多晶硅層組成多晶硅柵；步驟三、在多晶硅柵的側面自對準形成側墻，通過硬質掩膜層將側墻的頂部表面增加到高于多晶硅柵的頂部表面；步驟四、去除硬質掩膜層。本發明能通過硬質掩膜層將多晶硅柵表面調節到低于側墻的頂部表面，形成多晶硅柵的頂部表面低于側墻的頂部表面的結構，能防止多晶硅柵和兩側的接觸孔短路，提高產品良率。

技術領域

本發明涉及一種半導體集成電路的制造方法，特別是涉及一種多晶硅柵的制造方法。

背景技術

在硅-氧化層-氮化層-氧化層-硅(SONOS)閃存(Flash)工藝中，由于器件單元(cell)區域面積小，兩根SONOS器件單元管子之間的間距會很窄，當SONOS器件單元的多晶硅柵(poly)高于旁邊具有氧化層-氮化層-氧化層(ONO)結構的側墻(spacer)時，多晶硅柵的尖角容易與多晶硅柵兩側的源區和漏區頂部的接觸孔(Contact)接觸，從而導致多晶硅柵即poly與有源區(Active)短路即Active-poly短路，最終產品性能失效。

如圖1A至圖1B所示，是現有多晶硅柵的制造方法的各步驟中的器件結構示意圖；現有多晶硅柵的制造方法包括如下步驟：

步驟一、如圖1A所示，在半導體襯底如硅襯底1的表面依次形成由第一氧化層102a、第二氮化層102b和第三氧化層102c疊加而成的柵介質層102，以及形成多晶硅柵103，對多晶硅柵103進行光刻刻蝕形成圖1A所示的僅位于柵極形成區域的所述多晶硅柵103。

步驟二、依次沉積第四氧化層、第五氮化層和第六氧化層并進行全面刻蝕形成由第四氧化層側墻104a、第五氮化層側墻104b和第六氧化層側墻104c疊加而成的側墻104。所述第五氮化層側墻104b呈L型。

由于進行所述側墻104的刻蝕工藝時是以所述多晶硅柵103的表面為刻蝕終止層，最后形成的所述側墻104的頂部表面的高度會低于所述多晶硅柵103的頂部表面的高度，如虛線圈105所示。

在所述側墻104形成之后，后續會進行源漏注入自對準在所述多晶硅柵103兩側的所述半導體襯底表面形成源區和漏區。之后形成層間膜，再形成穿過所述層間膜的接觸孔。在多晶硅柵103、所述源區和所述漏區的頂部都形成有接觸孔。在所述多晶硅柵103的頂部表面高于所述側墻104的頂部表面時，由于多晶硅的晶粒較大，在所述側墻104刻蝕之后在所述多晶硅柵103的表面非常容易形成尖角，這些尖角容易直接和兩側的接觸孔接觸，從而產生Active-poly短路。其中有源區由用于形成單元器件的半導體襯底組成，源區、漏區和所述多晶硅柵底部的溝道區都形成于所述有源區中。

發明內容

本發明所要解決的技術問題是提供一種多晶硅柵的制造方法，能防止多晶硅柵和兩側的接觸孔短路，提高產品良率。

為解決上述技術問題，本發明提供的多晶硅柵的制造方法包括如下步驟：

步驟一、在半導體襯底表面依次形成柵介質層、第一多晶硅層和硬質掩膜層，所述硬質掩膜層用于調節后續形成側墻后多晶硅柵表面低于所述側墻的表面的高度。

步驟二、依次對所述硬質掩膜層和所述第一多晶硅層進行刻蝕，刻蝕后的所述第一多晶硅層組成多晶硅柵。

步驟三、采用淀積加全面刻蝕工藝在表面疊加有所述硬質掩膜層的所述多晶硅柵的側面自對準形成側墻，所述側墻頂部表面根據所述硬質掩膜層的頂部表面的高度自對準設置且將所述側墻的頂部表面增加到高于所述多晶硅柵的頂部表面。

步驟四、去除所述硬質掩膜層并形成所述多晶硅柵的頂部表面低于所述側墻的頂部表面的結構，消除所述多晶硅柵突出到所述側墻頂部時發生所述多晶硅柵和所述多晶硅柵外的有源區的接觸孔短路的風險。