[發(fā)明專利]一種基于FPGA的植入式神經(jīng)信號采集裝置

在審

• 申請?zhí)枺?/td>: 201810988151.0
• 申請日: 2018-08-28
• 公開（公告）號: CN109222955A
• 公開（公告）日: 2019-01-18
• 發(fā)明（設(shè)計(jì)）人: 王常勇;周瑾;徐葛森;韓久琦;柯昂;張華亮
• 申請（專利權(quán)）人: 中國人民解放軍軍事科學(xué)院軍事醫(yī)學(xué)研究院
• 主分類號: A61B5/04
• 分類號: A61B5/04
• 代理公司: 北京華仲龍騰專利代理事務(wù)所(普通合伙) 11548
• 代理人: 李靜

本發(fā)明公開了屬于生物信號處理、模擬電子技術(shù)領(lǐng)域的一種基于FPGA的植入式神經(jīng)信號采集裝置，該裝置主要由植入式微電極、信號采集板、加速度姿態(tài)傳感器模塊、數(shù)字電位器、數(shù)模轉(zhuǎn)換模塊、模數(shù)轉(zhuǎn)換模塊、撥碼開關(guān)、FPGA控制模塊、以太網(wǎng)接口芯片、RJ45接口、SFP+光模塊、USB控制芯片、SDRAM存儲器、FLASH存儲器和上位機(jī)所組成。本發(fā)明采用FPGA多重啟動重配置技術(shù)可以定義采集裝置中FPGA控制模塊完成的功能任務(wù)序列，避免多次燒寫FPGA；采用FPGA控制數(shù)字電位器和模數(shù)轉(zhuǎn)換器技術(shù)可以改變模數(shù)轉(zhuǎn)換器的采樣頻率、模擬濾波器的帶寬、截止頻率；采用軟件補(bǔ)償技術(shù)補(bǔ)償不同通道數(shù)字腦神經(jīng)信號在LVDS傳輸線纜和SDRAM存儲器傳輸?shù)南辔谎舆t，確保128路的腦神經(jīng)信號之間的同步性。

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA技術(shù)、生物信號處理技術(shù)、模擬電子技術(shù)領(lǐng)域，特別涉及一種基于FPGA的植入式神經(jīng)信號采集裝置。

背景技術(shù)

準(zhǔn)確、可靠、穩(wěn)定的生物神經(jīng)信號的采集是開展生物體行為研究的重要前提，對這些生物神經(jīng)信號研究可以用于診斷生物體組織器官的病變，具有重要的臨床應(yīng)用價值。

神經(jīng)信號采集裝置一般由采集電極、模擬前端放大器、模數(shù)轉(zhuǎn)換器、微控制器和數(shù)據(jù)發(fā)送裝置所組成。目前較為成熟的神經(jīng)信號采集裝置一般把植入式微電極、模擬前端放大器、模數(shù)轉(zhuǎn)換器、微控制器和數(shù)據(jù)發(fā)送裝置都集成到一塊電路板，這種方案具有結(jié)構(gòu)簡單，維護(hù)方便等優(yōu)點(diǎn)，但是這種信號采集方案功能一般比較固定，只適合特定場合下神經(jīng)信號采集。如果采集的對象不同，這種方案便不再適用，需要重新做硬件，造成研發(fā)成本高，原有硬件資源浪費(fèi)。因此，研究“積木化”、可拆卸、可組裝的神經(jīng)信號采集裝置具有重要的實(shí)際應(yīng)用價值。

現(xiàn)場可編程門陣列(FPGA)是可重新編程的硅芯片，F(xiàn)PGA可以像“積木”一樣實(shí)現(xiàn)所有的數(shù)字邏輯電路功能，通過對FPGA重新編程可以動態(tài)改變FPGA實(shí)現(xiàn)的電路功能，因此，利用FPGA技術(shù)可以實(shí)現(xiàn)“積木化”、可拆卸、可組裝的神經(jīng)信號采集裝置，增強(qiáng)了神經(jīng)信號采集裝置各模塊的應(yīng)用范圍，降低了硬件成本，縮短了研發(fā)周期。

發(fā)明內(nèi)容

本發(fā)明的目的是實(shí)現(xiàn)“積木化”、可拆卸、可組裝的神經(jīng)信號采集裝置各模塊，提高神經(jīng)信號采集裝置的適應(yīng)性，降低硬件成本和縮短研發(fā)周期的問題，提出了一種基于FPGA的植入式神經(jīng)信號采集裝置，該裝置采用模塊化的設(shè)計(jì)思想將植入式微電極、信號采集板、FPGA控制模塊和上位機(jī)分開設(shè)計(jì)，各模塊之間采用標(biāo)準(zhǔn)的接口，方便擴(kuò)展。

本發(fā)明的裝置包括植入式微電極、信號采集板、加速度姿態(tài)傳感器模塊、數(shù)字電位器、數(shù)模轉(zhuǎn)換模塊、模數(shù)轉(zhuǎn)換模塊、撥碼開關(guān)、FPGA控制模塊、以太網(wǎng)接口芯片、RJ45接口、SFP+光模塊、USB控制芯片、SDRAM存儲器、FLASH存儲器和上位機(jī)。

所述植入式微電極植入試驗(yàn)對象的大腦，可同步采集128路的腦神經(jīng)信號，通過模擬信號接插件和信號采集板相連接；所述信號采集板通過LVDS總線和FPGA控制模塊相連接；所述FPGA控制模塊完成數(shù)字電位器、數(shù)模轉(zhuǎn)換模塊、模數(shù)轉(zhuǎn)換模塊、SDRAM存儲器、FLASH存儲器的控制；所述撥碼開關(guān)和FPGA控制模塊、上位機(jī)相連接，通過不同的撥碼開關(guān)狀態(tài)定義FPGA控制模塊和上位機(jī)之間的不同通信方式，F(xiàn)PGA控制模塊和上位機(jī)之間的通信方式有以太網(wǎng)、光纖和USB三種；所述上位機(jī)進(jìn)行通過撥碼開關(guān)定義的通信方式向FPGA控制模塊傳遞控制參數(shù)信息；所述FPGA控制模塊通過撥碼開關(guān)定義的通信方式向上位機(jī)發(fā)送采集的數(shù)字腦神經(jīng)信號。

所述信號采集板包括模擬信號接插件、模擬放大濾波器、放大器帶寬選擇器、多路選擇開關(guān)、模數(shù)轉(zhuǎn)換器和單端轉(zhuǎn)差分芯片；所述模擬放大濾波器的放大倍數(shù)、濾波器截止頻率、帶寬由數(shù)字電位器和放大器帶寬選擇器進(jìn)行設(shè)置；所述放大器帶寬選擇器、多路選擇開關(guān)均通過單端轉(zhuǎn)差分芯片與FPGA控制模塊相連接，F(xiàn)PGA控制模塊通過單端轉(zhuǎn)差分芯片實(shí)現(xiàn)放大器帶寬選擇器、多路開關(guān)的控制；所述多路選擇開關(guān)還通過模數(shù)轉(zhuǎn)換器與單端轉(zhuǎn)差分芯片相連接。