[發(fā)明專利]一種環(huán)形壓控振蕩器電路及振蕩器

有效

• 申請?zhí)枺?/td>: 201810988108.4
• 申請日: 2018-08-28
• 公開（公告）號: CN108712158B
• 公開（公告）日: 2023-08-11
• 發(fā)明（設(shè)計）人: 宋樹祥;龐中秋;張澤偉;岑明燦
• 申請（專利權(quán)）人: 廣西師范大學
• 主分類號: H03K3/013
• 分類號: H03K3/013;H03K3/03
• 代理公司: 北京中濟緯天專利代理有限公司 11429
• 代理人: 石燕妮

1.一種環(huán)形壓控振蕩器電路，其特征在于，至少包括：N級延遲單元，每個所述延遲單元至少包括一個延遲模塊、具有同樣結(jié)構(gòu)的第一加速模塊和第二加速模塊，其中N為奇數(shù)；

所述延遲模塊具有電壓控制端、正輸入端、負輸入端、正輸出端和負輸出端；

所述第一加速模塊和第二加速模塊具有第一輸入端、第二輸入端和電流節(jié)點；

N個所述延遲模塊串聯(lián)連接，即第N個延遲模塊的兩個輸出端分別連接第N+1個延遲模塊的輸入端；每個延遲模塊的電壓控制端相互連接；

每個所述延遲模塊的正輸出端和負輸出端各與一加速模塊的電流節(jié)點連接，所述第一加速模塊的第一輸入端連接第二加速模塊的第二輸入端且同時與延遲模塊的正輸入端連接；第一加速模塊的第二輸入端連接第二加速模塊的第一輸入端且同時與延遲模塊的負輸入端連接；第一級延遲單元的第一加速模塊的第一輸入端連接第N級延遲單元中的第一加速模塊的電流節(jié)點；第一級延遲單元的第二加速模塊的第二輸入端連接第N級延遲單元的第二加速模塊的電流節(jié)點；

所述第一加速模塊包括第一電容、第二電容、第一PMOS管至第四PMOS管和第一NMOS管至第四NMOS管；

所述第一PMOS管的柵極、第二PMOS管的柵極、第四PMOS管的柵極、第一NMOS管的柵極、第三NMOS管的柵極、第四NMOS管的柵極連接后作為第一輸入端；所述第一PMOS管的源極、第二PMOS管的源極、第三PMOS管的源極接電源VDD；所述第一NMOS管的源極、第二NMOS管的源極、第三NMOS管的源極接地；所述第一PMOS管的漏極分別與第一電容的一端、第一NMOS管的漏極連接，所述第一電容的另一端分別與第二NMOS管的漏極、第四NMOS管的源極連接；所述第三PMOS管的漏極分別與第四PMOS管的源極、第二電容的一端連接，所述第二電容的另一端分別與第二PMOS管的漏極、第三NMOS管的漏極連接，所述第三PMOS管的柵極、第二NMOS管的柵極連接后作為第二輸入端；所述第四PMOS管的漏極、第四NMOS管的漏極連接作為電流節(jié)點；

所述延遲模塊包括第五PMOS管至第八PMOS管和第五NMOS管至第八NMOS管；

所述第五PMOS管的源極、第六PMOS管的源極、第七PMOS管的源極、第八PMOS管的源極連接電源VDD；所述第五NMOS管的源極、第六NMOS管的源極、第七NMOS管的源極、第八NMOS管的源極接地；第五PMOS管的漏極分別與第六PMOS管的漏極、第七PMOS管的柵極、第五NMOS管的漏極、第七NMOS管的漏極連接形成負輸出端；所述第八PMOS管的漏極分別與第七PMOS管的漏極、第六PMOS管的柵極、第六NMOS管的漏極、第八NMOS管的漏極連接形成為正輸出端；

所述第五PMOS管的柵極與第五NMOS管的柵極連接形成正輸入端，所述第六PMOS管的柵極與第六NMOS管的柵極連接形成負輸入端，所述第七NMOS管的柵極與第八NMOS管的柵極連接形成電壓控制端。

2.一種振蕩器，其特征在于，包括權(quán)利要求1所述的環(huán)形壓控振蕩器電路。