[發明專利]用于線性驅動電路的儲能電路及儲能方法和恒壓驅動電路

有效

• 申請號: 201810983102.8
• 申請日: 2018-08-27
• 公開（公告）號: CN110865672B
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 張波;林官秋
• 申請（專利權）人: 深圳市必易微電子股份有限公司
• 主分類號: G05F1/46
• 分類號: G05F1/46
• 代理公司: 上海金盛協力知識產權代理有限公司 31242
• 代理人: 王松

本發明揭示了一種用于線性驅動電路的儲能電路及儲能方法和恒壓驅動電路，所述儲能電路耦接于直流母線和供電節點之間，直流母線為交流電經過整流的高位電壓輸出端，供電節點用于向低壓差線性電路和負載供電，所述儲能電路包括第一電容和第二電容；在第一狀態下，第一電容和第二電容串聯，通過直流母線向串聯的第一電容和第二電容充電；在第二狀態下，第一電容和第二電容并聯，第一電容和第二電容向低壓差線性電路和負載供電。本發明提出的用于線性驅動電路的儲能電路及儲能方法、恒壓驅動電路，可實現充電時各電容串聯、放電時各電容并聯，在充電時電壓得以提高，從而降低與母線電壓之間的壓差，進而降低損耗。

技術領域

本發明屬于電力電子技術領域，具體涉及一種用于線性驅動電路的儲能電路；本發明還涉及一種用于線性驅動電路的儲能方法；此外，本發明還涉及一種恒壓驅動電路。

背景技術

請參閱圖1，現有的恒壓線性驅動電路將低壓差線性電路(LDO)和負載串聯，通過將LDO電路中的晶體管控制工作在線性狀態，使得輸出的電壓Vo恒定。這種方式中，當供電電壓VC電壓波動比較大時，LDO兩端的電壓也需要產生較大的波動來使得輸出電壓Vo穩定。當LDO兩端電壓較高時，其產生的功耗(VC-VE)*IO也較高，其中VE為負載(如LED)的標稱電壓。

為了降低LDO的功耗，希望VC電壓穩定并接近負載的標稱電壓VE。特別地，對于標稱電壓比較低的負載，更有必要采用一個開關K用來選擇性地在VBUS電壓比較低的區間導通用于給電容C充電，使得VC穩定在VE附近。例如，在一個典型的應用例中，為了VC電壓相對穩定在負載的標稱電壓附近，同時產生足夠的電能，往往采用一個開關K，選擇性地在VBUS電壓在30-50V的范圍內導通開關K，用于給電容C充電，用來獲得7V的充電電壓VC。在其它時間，由電容C給LDO和負載供電。

然而，在充電時，母線電壓VBUS(30-50V)和電容電壓VC(7V)之間的壓差較大，主要由開關K承受，產生的損耗為：(VBUS-VC)*ID，其中ID＝IC+IO。因此，該損耗也是相當大的，降低了電源效率。

若降低VBUS充電的電壓區間，降低該壓差，又對電容提出了更高的要求，如容值要求等，大大增加系統成本。

當現有技術不采用K時，LDO上損耗非常大。當采用開關K選擇性給電容C充電時，開關K兩端的壓差也會導致產生較大的損耗。

有鑒于此，如今迫切需要設計一種新的線性驅動電路，以便克服現有線性驅動電路存在的上述缺陷。

發明內容

本發明所要解決的技術問題是：提供一種用于線性驅動電路的儲能電路及其相應的儲能方法和恒壓驅動電路，可實現充電時至少兩個電容串聯、放電時電容并聯，在充電時電壓得以提高，從而降低與母線電壓之間的壓差，進而降低損耗。

為解決上述技術問題，本發明采用如下技術方案：

一種用于線性驅動電路的儲能電路，耦接于直流母線和供電節點之間，直流母線為交流電經過整流的高位電壓輸出端，供電節點用于向低壓差線性電路和負載供電，所述儲能電路包括第一電容和第二電容，其中：

在第一狀態下，第一電容和第二電容串聯，通過直流母線向串聯的第一電容和第二電容充電；

在第二狀態下，第一電容和第二電容并聯，第一電容和第二電容向低壓差線性電路和負載供電。

作為本發明的一種實施方式，所述儲能電路進一步包括第一開關和第二開關，其中：

第一開關的第一端耦接直流母線；

第一電容的第一端耦接第一開關的第二端；

第二開關具有第一端、第二端和第三端，其中第二開關的第一端耦接第一電容的第二端，第二開關的第二端接地；

第二電容的第一端耦接第二開關的第三端，第二電容的第二端接地。