[發明專利]高帶寬存儲器、高帶寬存儲器系統及其命令處理方法

在審

• 申請號: 201810980551.7
• 申請日: 2018-08-27
• 公開（公告）號: CN109669887A
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 張牧天;克里希納·特佳·馬拉迪;牛迪民;鄭宏忠
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 劉培培;黃隸凡

一種在高帶寬存儲器(HBM)系統中處理存儲器內命令的方法，包括：圖形處理單元的高帶寬存儲器控制器向高帶寬存儲器發送高帶寬存儲器內功能指令。所述高帶寬存儲器的邏輯組件接收所述高帶寬存儲器內功能指令，且使用位于所述邏輯組件上的所述控制器、算術邏輯單元及靜態隨機存取存儲器來協調指令執行。也提供高帶寬存儲器及高帶寬存儲器系統。

[相關申請的交叉參考]

本申請主張在2017年10月17日提出申請的美國臨時專利申請第62/573,390號的優先權及權利，所述美國臨時專利申請全文并入本申請供參考。

技術領域

本公開的一些實施例大體來說涉及存儲器帶寬管理，且還可涉及包括位于高帶寬存儲器邏輯裸片上的處理器及存儲器控制器的高帶寬存儲器(HBM)系統以及在高帶寬存儲器中進行處理的方法。

背景技術

常常使用高帶寬存儲器(high-bandwidth memory，HBM)作為圖形處理單元(graphics processing unit，GPU)的高性能存儲器。與典型的動態隨機存取存儲器(dynamic random access memory，DRAM)相比，高帶寬存儲器具有總線非常寬的優點。目前的HBM系統架構包括多個堆疊式DRAM裸片(例如，數字集成電路元件(digital integratedcircuit element，dice))及用作HBM中的緩沖器及GPU中的HBM控制器的邏輯裸片。另外的性能增益可通過向存儲器系統添加存儲器內處理(例如，存儲器內處理)能力來實現，然而對于HBM的任意改變均應引起現有GPU生態系統的微小改變。

以上信息僅是為了增強對本公開實施例的背景的理解，且因此可能含有并不構成現有技術的信息。

發明內容

本公開的一些實施例提供一種在高帶寬存儲器(HBM)系統中協調存儲器命令的系統及方法。

根據一些實施例，如在高帶寬存儲器(HBM)系統中處理存儲器內命令的系統及方法，包括：圖形處理單元的高帶寬存儲器控制器向高帶寬存儲器發送高帶寬存儲器內功能(function-in-HBM，FIM)指令，且在所述高帶寬存儲器的邏輯組件處接收所述高帶寬存儲器內功能指令。所述邏輯組件可包括：控制器、算術邏輯單元(Arithmetic Logic Unit，ALU)及靜態隨機存取存儲器。所述邏輯組件使用所述控制器、所述算術邏輯單元、或所述靜態隨機存取存儲器中的至少一者、基于所述高帶寬存儲器內功能指令來協調所述高帶寬存儲器內功能指令的執行。

根據一些實施例，協調所述高帶寬存儲器內功能指令的執行涉及：將所述高帶寬存儲器內功能指令識別為計算高帶寬存儲器內功能指令。所述計算高帶寬存儲器內功能指令具有操作及至少一個數據位置。協調所述計算高帶寬存儲器內功能指令的所述執行包括根據所述至少一個數據位置從所述高帶寬存儲器的動態隨機存取存儲器檢索至少一個數據；將所述至少一個數據及所述操作提供到所述算術邏輯單元；所述算術邏輯單元對所述至少一個數據執行所述操作；以及將所述執行的結果存儲在所述動態隨機存取存儲器中。

根據一些實施例，操作可為原子運算及數據類型，且其中所述至少一個數據位置包括目的地寄存器、存儲器地址、來源寄存器、常數、或參考寄存器中的至少一者。

根據一些實施例，所述原子運算包括加法(ADD)功能、減法(SUBTRACT)功能、交換(EXCHANGE)功能、最大值(MAX)功能、最小值(MIN)功能、遞增(INCREMENT)功能、遞減(DECREMENT)功能、比較和替換(COMPARE-AND-SWAP)功能、與(AND)功能、或(OR)功能、異或(XOR)功能、或非(NOT)功能中的至少一者。

根據一些實施例，所述操作可為算術邏輯單元操作及動態隨機存取存儲器存取操作，且所述至少一個數據位置包括目的地寄存器及至少一個來源寄存器。

根據一些實施例，所述動態隨機存取存儲器存取操作可包括成對加載指令或成對存儲指令。