[發明專利]發送電路、集成電路裝置以及電子設備

有效

• 申請號: 201810978673.2
• 申請日: 2018-08-27
• 公開（公告）號: CN109426645B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 神原義幸;山田利道
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: G06F13/42
• 分類號: G06F13/42;H03M9/00;H04L1/00;H04L1/24
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;鄧毅

提供發送電路、集成電路裝置以及電子設備，發送電路包含：電流輸出電路，其向第1節點輸出電流；第1開關元件，其設置于第1節點與第1信號線之間；以及第2開關元件，其設置于第1節點與第2信號線之間。在發送信號為第1邏輯電平時，第1開關元件接通，第2開關元件斷開。在發送信號為第2邏輯電平時，第1開關元件斷開，第2開關元件接通。電流輸出電路在從發送信號的邏輯電平翻轉起的n比特期間輸出第2電流，在n比特期間之后輸出第1電流。

技術領域

本發明涉及發送電路、集成電路裝置以及電子設備等。

背景技術

作為USB標準的一種認證測試，存在眼圖的測試。即，在要接受認證的設備的USB插座(USB?receptacle)中，要求發送信號的眼圖與禁止區域不重疊。例如，在從發送電路到USB插座的傳送路徑中存在纜線(線束)、附加電路、附加部件，但它們的電阻或電容成為使眼圖劣化的原因。例如考慮通過部件的選擇等來降低該電阻或電容，但例如在纜線較長的情況下，纜線的電容的影響變大，難以改善眼圖的特性。作為改善眼圖的特性的有效的方法，例如存在增加發送電路的驅動電流(發送電流)的方法、使發送電路的Tr/Tf(發送信號的信號電平的轉變時間)縮短的方法以及降低HS終端(HS模式下的總線的終端電阻)的電阻值這樣的方法。

例如在專利文獻1中公開了增加驅動電流的類型的差動電流驅動器的現有技術。在該現有技術中，在發送信號的邏輯電平(信號電平)翻轉之后的最初的1比特期間，使驅動電流增加。在該差動電流驅動器中，以不使電流增加時的正常的電流對總線進行驅動的正常驅動用驅動器與在上述1比特期間輸出增加的部分的電流的預增強用驅動器相對于總線而并列地設置。

專利文獻1：日本特表2007-505575號公報

在上述那樣的增加驅動電流來改善眼圖的特性的方法中，發送信號的邏輯電平發生變化的定時(timing)與驅動電流發生變化的定時之間的關系可能對發送信號的品質(例如邊沿定時的抖動(Edge?timing?jitter)等)帶來影響。例如，在專利文獻1那樣將2個驅動器并列設置的方法中，存在正常驅動用驅動器的正側用、負側用的晶體管導通和截止的定時以及預增強用驅動器的正側用、負側用的晶體管導通和截止的定時。因此，要考慮的定時的關系存在2×2＝4個，定時的調整可能變得復雜。

發明內容

根據本發明的幾個方式，能夠提供能夠降低對發送信號的品質的不好的影響并改善眼圖的特性的發送電路、集成電路裝置以及電子設備等。

本發明的一個方式涉及一種發送電路，其經由構成差動信號線的第1信號線和第2信號線對發送信號進行發送，該發送電路包含：電流輸出電路，其向第1節點輸出電流；第1開關元件，其設置于所述第1節點與所述第1信號線之間；以及第2開關元件，其設置于所述第1節點與所述第2信號線之間，在所述發送信號為第1邏輯電平時，所述第1開關元件接通，所述第2開關元件斷開，利用來自所述電流輸出電路的所述電流對所述第1信號線進行驅動，在所述發送信號為第2邏輯電平時，所述第1開關元件斷開，所述第2開關元件接通，利用來自所述電流輸出電路的所述電流對所述第2信號線進行驅動，在從所述發送信號的邏輯電平翻轉起的n比特期間(n是1以上的整數)，所述電流輸出電路將比第1電流大的第2電流作為所述電流而輸出，在所述n比特期間之后直至所述邏輯電平下一次翻轉為止的期間，所述電流輸出電路將所述第1電流作為所述電流而輸出。