[發(fā)明專利]緩存數(shù)據(jù)處理方法及相關(guān)設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201810977554.5
• 申請(qǐng)日: 2018-08-23
• 公開（公告）號(hào): CN109165172B
• 公開（公告）日: 2021-10-29
• 發(fā)明（設(shè)計(jì)）人: 張德閃;劉偉;趙賀輝;闞宏偉
• 申請(qǐng)（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號(hào): G06F12/0897
• 分類號(hào): G06F12/0897;G06F12/1018
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王寶筠

本申請(qǐng)實(shí)施例公開了一種緩存數(shù)據(jù)處理方法，通過提高末級(jí)緩存利用率的方式來提升末級(jí)緩存的性能，避免了由于擴(kuò)大末級(jí)緩存空間而導(dǎo)致的能耗的增加。本申請(qǐng)實(shí)施例還提供了相應(yīng)的相關(guān)設(shè)備。本申請(qǐng)實(shí)施例應(yīng)用于中央處理單元CPU，該CPU設(shè)有末級(jí)緩存空間，該末級(jí)緩存空間中存儲(chǔ)有標(biāo)簽陣列和數(shù)據(jù)陣列，該方法包括：接收緩存訪問請(qǐng)求；當(dāng)根據(jù)該緩存訪問請(qǐng)求確定發(fā)生緩存缺失時(shí)，讀取與該緩存訪問請(qǐng)求對(duì)應(yīng)的第一數(shù)據(jù)；判斷該數(shù)據(jù)陣列中是否存在與該第一數(shù)據(jù)一致的第二數(shù)據(jù)；若該數(shù)據(jù)陣列中存在該第二數(shù)據(jù)，則獲取與該緩存訪問請(qǐng)求對(duì)應(yīng)的第一標(biāo)簽；將該第一標(biāo)簽插入到該標(biāo)簽陣列中且不將該第一數(shù)據(jù)存入該數(shù)據(jù)陣列。

技術(shù)領(lǐng)域

本申請(qǐng)涉及計(jì)算機(jī)軟件領(lǐng)域，尤其涉及一種緩存數(shù)據(jù)處理方法及相關(guān)設(shè)備。

背景技術(shù)

在片上多核處理器系統(tǒng)中，由于相對(duì)于片上的中央處理器(central processingunit，CPU)處理速度，芯片外主存的延遲較高，為了減輕片外主存和CPU的性能差距，芯片內(nèi)部都設(shè)有緩存空間，存放那些可能被頻繁訪問的指令和數(shù)據(jù)，以減少對(duì)芯片外主存的訪問。

片上緩存空間以距CPU核的遠(yuǎn)近，分為多個(gè)層級(jí)。其中，距離CPU核最遠(yuǎn)的緩存稱為末級(jí)緩存(last level cache，LLC),末級(jí)緩存的容量較大，被所有CPU核所共享。為了提升末級(jí)緩存的性能，可以擴(kuò)大末級(jí)緩存所占空間的大小。

但是擴(kuò)大末級(jí)緩存空間的大小，不僅會(huì)增加緩存空間所占芯片的面積，而且會(huì)導(dǎo)致CPU能耗的增加。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提供了一種緩存數(shù)據(jù)處理方法，通過提高末級(jí)緩存利用率的方式來提升末級(jí)緩存的性能，避免了由于擴(kuò)大末級(jí)緩存空間而導(dǎo)致的能耗的增加。本申請(qǐng)實(shí)施例還提供了相應(yīng)的相關(guān)設(shè)備。

第一方面，本申請(qǐng)實(shí)施例提供了一種緩存數(shù)據(jù)處理方法，應(yīng)用于中央處理單元CPU，該CPU設(shè)有末級(jí)緩存空間，該末級(jí)緩存空間中存儲(chǔ)有標(biāo)簽陣列和數(shù)據(jù)陣列，該方法包括：

接收緩存訪問請(qǐng)求；

當(dāng)根據(jù)該緩存訪問請(qǐng)求確定發(fā)生緩存缺失時(shí)，讀取與該緩存訪問請(qǐng)求對(duì)應(yīng)的第一數(shù)據(jù)；

判斷該數(shù)據(jù)陣列中是否存在與該第一數(shù)據(jù)一致的第二數(shù)據(jù)；

若該數(shù)據(jù)陣列中存在該第二數(shù)據(jù)，則獲取與該緩存訪問請(qǐng)求對(duì)應(yīng)的第一標(biāo)簽；

將該第一標(biāo)簽插入到該標(biāo)簽陣列中且不將該第一數(shù)據(jù)存入該數(shù)據(jù)陣列。

第二方面，本申請(qǐng)實(shí)施例提供了一種中央處理單元CPU，該CPU設(shè)有末級(jí)緩存空間，該末級(jí)緩存空間中存儲(chǔ)有標(biāo)簽陣列和數(shù)據(jù)陣列，該CPU包括：

接收單元，用于接收緩存訪問請(qǐng)求；

讀取單元，用于當(dāng)根據(jù)該緩存訪問請(qǐng)求確定發(fā)生緩存缺失時(shí)，讀取與該緩存訪問請(qǐng)求對(duì)應(yīng)的第一數(shù)據(jù)；

判斷單元，用于判斷該數(shù)據(jù)陣列中是否存在與該第一數(shù)據(jù)一致的第二數(shù)據(jù)；

獲取單元，用于當(dāng)該數(shù)據(jù)陣列中存在該第二數(shù)據(jù)時(shí)，則獲取與該緩存訪問請(qǐng)求對(duì)應(yīng)的第一標(biāo)簽；

插入單元，用于當(dāng)該數(shù)據(jù)陣列中存在該第二數(shù)據(jù)時(shí)，則將該第一標(biāo)簽插入到該標(biāo)簽陣列中。

第三方面，本申請(qǐng)實(shí)施例提供一種終端，所述終端包括：處理器和存儲(chǔ)器，所述存儲(chǔ)器中存儲(chǔ)有上述第一方面所描述的緩存數(shù)據(jù)處理的指令；

所述處理器用于執(zhí)行存儲(chǔ)器中存儲(chǔ)的緩存數(shù)據(jù)處理的指令，執(zhí)行如上述第一方面所描述的緩存數(shù)據(jù)處理的方法的步驟。

第四方面，本申請(qǐng)實(shí)施例提供一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)有緩存數(shù)據(jù)處理的指令，當(dāng)其在計(jì)算機(jī)上運(yùn)行時(shí)，使得計(jì)算機(jī)執(zhí)行上述第一方面所描述的緩存數(shù)據(jù)處理的方法的步驟。