[發明專利]一種AC-DC電源及其同步整流管的控制電路

有效

• 申請號: 201810975906.3
• 申請日: 2018-08-24
• 公開（公告）號: CN109067206B
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 白文利;宋利軍
• 申請（專利權）人: 深圳市穩先微電子有限公司
• 主分類號: H02M7/217
• 分類號: H02M7/217;H02M1/08
• 代理公司: 深圳市君勝知識產權代理事務所(普通合伙) 44268
• 代理人: 王永文;劉文求

1.一種同步整流管的控制電路，其特征在于，包括：

原邊伏秒積分器電路，用于在AC-DC電源的原邊功率管開啟時對同步整流管的漏端電壓在原邊功率管的導通時間內進行積分，并在每個導通周期均輸出積分電壓信號；

積分比較器電路，用于將積分電壓信號與積分比較器電路輸入的參考電壓進行比較得到比較信號，并將比較信號輸出至電流源調節電路；

電流源調節電路，用于根據積分比較器電路輸入的比較信號調節輸出電流信號，并將輸出電流信號輸出至最小關斷時間產生電路；

最小關斷時間產生電路，用于產生最小關斷時間信號并將其輸出至邏輯電路；

邏輯電路，用于根據輸入的同步整流管關斷信號、同步整流管開啟信號以及最小關斷時間信號產生同步整流管的控制信號；

所述原邊伏秒積分器電路、積分比較器電路、電流源調節電路、最小關斷時間產生電路和邏輯電路依次連接；

其中，所述積分比較器電路包括第一比較器、第二比較器、第三比較器和第四比較器，所述第一比較器的同相輸入端、第二比較器的同相輸入端、第三比較器的同相輸入端和第四比較器的同相輸入端均連接原邊伏秒積分器電路，所述第一比較器的反相輸入端輸入第一參考電壓，所述第二比較器的反相輸入端輸入第二參考電壓，所述第三比較器的反相輸入端輸入第三參考電壓，所述第四比較器的反相輸入端輸入第四參考電壓，所述第一比較器的輸出端、第二比較器的輸出端、第三比較器的輸出端和第四比較器的輸出端均連接所述電流源調節電路。

2.根據權利要求1所述的同步整流管的控制電路，其特征在于，所述原邊伏秒積分器電路包括第一電阻、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第一電流源、第一反相器、第二反相器和第一電容；

所述第一電阻的一端輸入同步整流管的漏端電壓，所述第一電阻的另一端連接第一MOS管的源極，所述第一MOS管的柵極連接第二MOS管的柵極、第二MOS管的漏極和第四MOS管的漏極，所述第一MOS管的漏極連接第三MOS管的漏極、第三MOS管的柵極、第四MOS管的柵極、第五MOS管的柵極和第六MOS管的柵極，所述第二MOS管的源極連接第一電流源的一端、VDD電源、第七MOS管的源極和第八MOS管的源極，所述第一電流源的另一端連接第五MOS管的漏極和第一反相器的輸入端，所述第六MOS管的漏極連接第七MOS管的漏極、第七MOS管的柵極和第八MOS管的柵極，所述第一反相器的輸出端連接第二反相器的輸入端，所述第二反相器的輸出端連接第九MOS管的柵極，所述第九MOS管的漏極連接第八MOS管的漏極、第一電容的一端和積分比較器電路，所述第一電容的另一端、第九MOS管的源極、第六MOS管的源極、第五MOS管的源極、第四MOS管的源極和第三MOS管的源極均接地。

3.根據權利要求2所述的同步整流管的控制電路，其特征在于，所述電流源調節電路包括第一開關、第二開關、第三開關、第四開關、第二電流源、第三電流源、第四電流源和第五電流源，所述第一開關的控制端連接第一比較器的輸出端，所述第二開關的控制端連接第二比較器的輸出端，所述第三開關的控制端連接第三比較器的輸出端，所述第四開關的控制端連接第四比較器的輸出端，所述第一開關的一端、第二開關的一端、第三開關的一端和第四開關的一端均連接最小關斷時間產生電路，所述第一開關的另一端、第二開關的另一端、第三開關的另一端和第四開關的另一端均連接電流源。

4.根據權利要求3所述的同步整流管的控制電路，其特征在于，所述最小關斷時間產生電路包括第三反相器、第四反相器、第二電容、第十MOS管和第十一MOS管，所述第十MOS管的源極連接第一開關的一端、第二開關的一端、第三開關的一端和第四開關的一端，所述第十MOS管的漏極連接第三反相器的輸入端、第十一MOS管的漏極和第二電容的一端，所述第三反相器的輸出端連接第四反相器的輸入端，所述第四反相器的輸出端連接邏輯電路，所述第二電容的另一端和第十一MOS管的源極接地，所述第十MOS管的柵極和第十一MOS管的柵極均輸入PWM調節信號。