[發明專利]在鰭式場效晶體管中形成外延結構

在審

• 申請號: 201810972337.7
• 申請日: 2018-08-24
• 公開（公告）號: CN110212029A
• 公開（公告）日: 2019-09-06
• 發明（設計）人: 詹佳玲;陳子涵;陳亮吟;郭建億
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08;H01L21/336
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蔣林清

本發明實施例公開了在鰭式場效晶體管中形成外延結構。在一實施例中，一種在FinFET裝置中形成源極/漏極構件的方法包含：提供形成于襯底上方的鰭片和形成于鰭片上方的柵極結構；在所述鰭片中相鄰于所述柵極結構形成凹槽；在所述凹槽中形成第一外延層；在所述第一外延層上方形成第二外延層；和在所述第二外延層上方形成第三外延層。所述第二外延層可摻雜有第一元素，而所述第一外延層和所述第三外延層的一者或兩者包含不同于所述第一元素的第二元素。所述第一外延層和所述第三外延層的一者或兩者可通過等離子體沉積程序形成。

技術領域

本發明實施例涉及在鰭式場效晶體管中形成外延結構。

背景技術

集成電路(IC)行業已經歷巨大增長。IC材料和設計的技術進步已產生多代IC，其中每代具有比前一代更小且更復雜的電路。在IC演進過程中，功能密度(即，每芯片面積的互連裝置數目)已大致增大，而幾何大小(即，可使用工藝產生的最小組件(或線))已減小。此按比例縮小程序大致通過增大生產效率和降低相關成本而提供益處。

此按比例縮小還增加處理和制造IC的復雜性。例如，雖然許多當今IC應用期望三維鰭狀場效晶體管(FinFET)，然而其減小的構件大小還帶來裝置制造的挑戰。在一個實例中，縮短的通道長度可導致針對活性摻雜物種從源極/漏極構件擴散的阻障降低，此可有損裝置性能。因而，需要此領域的改進。

發明內容

本發明的一實施例涉及一種裝置，其包括：鰭片，其在襯底上方；柵極結構，其在所述鰭片上方；和外延源極/漏極構件，其在所述鰭片上方且相鄰于所述柵極結構，其中所述外延源極/漏極構件包含第一層、所述第一層上方的第二層和所述第二層上方的第三層，其中所述第二層摻雜有第一摻雜物，且其中所述第一層和所述第三層的至少一者摻雜有不同于所述第一摻雜物的第二摻雜物。

本發明的一實施例涉及一種方法，其包括：在襯底上方形成鰭片；在所述鰭片上方形成柵極結構；去除相鄰于所述柵極結構的所述鰭片的一部分以形成凹槽；在所述凹槽中形成源極/漏極構件，其中所述源極/漏極構件的所述形成包含：在所述凹槽中沉積包含第一元素的膜，其中所述膜的底部部分中的所述第一元素擴散到所述凹槽的頂部部分中；基本上去除所述膜的頂部部分；對所述膜的所述底部部分執行第一退火程序以形成第一外延層；在所述第一外延層上方形成第二外延層；和在所述第二外延層上方形成第三外延層，其中所述第二外延層和所述第三外延層包含不同于所述第一元素的第二元素；和對所述源極/漏極構件執行第二退火程序。

本發明的一實施例涉及一種方法，其包括：提供半導體裝置，其包含形成于襯底上方的鰭片和形成于所述鰭片上方的柵極結構；在所述鰭片中相鄰于所述柵極結構形成具有第一表面的凹槽；和在所述凹槽中形成源極/漏極構件，其中所述源極/漏極構件的所述形成包含：在所述凹槽中形成第一外延層；在所述第一外延層上方形成第二外延層，其中所述第二外延層摻雜有第一元素；和在所述第二外延層上方形成第三外延層；其中所述第一外延層的所述形成和所述第三外延層的所述形成的一者或兩者包含沉積包含不同于所述第一元素的第二元素的膜，使得所述膜的底部部分中的所述第二元素擴散到所述凹槽的所述第一表面和所述第二外延層的頂部表面的一者或兩者中以分別形成所述第一外延層和所述第三外延層。

附圖說明

在結合附圖閱讀時從下文詳細描述最佳了解本揭露實施例。應強調，根據行業中的標準實務，各種構件未按比例繪制且僅用于圖解目的。實際上，為了討論的簡明起見，各種構件的尺寸可任意增大或減小。

圖1A和1B繪示根據本揭露實施例的各種方面的用于制造鰭式場效晶體管(FinFET) 裝置的示范性方法的流程圖。

圖2是根據本揭露實施例的各種方面的示范性FinFET裝置的三維透視圖。

圖3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A和15A是根據本揭露實施例的各種方面的處于示范性制造方法的不同步驟的沿著圖2的線AA'的示范性FinFET裝置的局部橫截面圖。