[發(fā)明專利]控制數(shù)據(jù)的傳輸系統(tǒng)和方法、子系統(tǒng)、計(jì)算機(jī)設(shè)備和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 201810960503.1
• 申請(qǐng)日: 2018-08-22
• 公開(kāi)（公告）號(hào): CN109062851A
• 公開(kāi)（公告）日: 2018-12-21
• 發(fā)明（設(shè)計(jì)）人: 任晨光
• 申請(qǐng)（專利權(quán)）人: 同源微（北京）半導(dǎo)體技術(shù)有限公司
• 主分類號(hào): G06F13/42
• 分類號(hào): G06F13/42
• 代理公司: 北京正理專利代理有限公司 11257
• 代理人: 付生輝

本發(fā)明公開(kāi)一種控制數(shù)據(jù)的傳輸系統(tǒng)，包括控制裝置和多個(gè)子系統(tǒng)，其中，每個(gè)子系統(tǒng)包括至少一個(gè)移位寄存器，各子系統(tǒng)中的移位寄存器串聯(lián)連接以使各子系統(tǒng)形成串聯(lián)系統(tǒng)；以及其中，控制裝置的控制數(shù)據(jù)輸出端與位于串聯(lián)系統(tǒng)的端部的第一個(gè)子系統(tǒng)中的移位寄存器的數(shù)據(jù)輸入端連接。本發(fā)明還公開(kāi)了一種子系統(tǒng)、控制數(shù)據(jù)的傳輸方法、計(jì)算機(jī)設(shè)備和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字電路控制領(lǐng)域。更具體地，涉及一種控制數(shù)據(jù)的傳輸系統(tǒng)和方法、子系統(tǒng)、計(jì)算機(jī)設(shè)備和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

在現(xiàn)有的通過(guò)控制數(shù)據(jù)對(duì)多個(gè)子系統(tǒng)進(jìn)行控制的系統(tǒng)中，例如X射線成像系統(tǒng)中，如圖1所示，多采用例如包括控制芯片與子系統(tǒng)直接連接，并且向每個(gè)子系統(tǒng)并行發(fā)送相同的控制數(shù)據(jù)control_data，其中，圖1中的N代表所發(fā)送的控制數(shù)據(jù)的位寬，此外，需要給每個(gè)子系統(tǒng)發(fā)送選通信號(hào)switch信號(hào)，因此，這樣的系統(tǒng)使得控制系統(tǒng)與子系統(tǒng)之間的線纜復(fù)雜，而且所能控制的子系統(tǒng)數(shù)目受限于控制芯片。例如圖1中受控子系統(tǒng)的數(shù)目受FPGA芯片的管腳個(gè)數(shù)限制，如果子系統(tǒng)的個(gè)數(shù)過(guò)多，則控制系統(tǒng)需要分出過(guò)多的管腳發(fā)送選通信號(hào)，管腳多的芯片成本高，而且，當(dāng)需要控制的子系統(tǒng)數(shù)目變化時(shí)需要對(duì)控制芯片重新進(jìn)行配置，硬件方面需要重新設(shè)計(jì)線纜連接方式，以上使得現(xiàn)有系統(tǒng)成本高、可擴(kuò)展能力差。特別是當(dāng)在X射線成像系統(tǒng)中，控制板卡需要控制多塊X射線測(cè)試板卡時(shí)，上述問(wèn)題嚴(yán)重限制對(duì)X射線測(cè)試板卡的控制能力和擴(kuò)展應(yīng)用。

因此，需要提供一種可以提高擴(kuò)展性、硬件成本低的控制數(shù)據(jù)的傳輸系統(tǒng)和方法、子系統(tǒng)、計(jì)算機(jī)設(shè)備和計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

發(fā)明內(nèi)容

為達(dá)到上述目的，本發(fā)明采用下述技術(shù)方案：

本發(fā)明的一方面提供一種控制數(shù)據(jù)的傳輸系統(tǒng)，包括控制裝置和多個(gè)子系統(tǒng)，其中，每個(gè)子系統(tǒng)包括至少一個(gè)移位寄存器，各子系統(tǒng)中的移位寄存器串聯(lián)連接以使各子系統(tǒng)形成串聯(lián)系統(tǒng)；以及其中，控制裝置的控制數(shù)據(jù)輸出端與位于串聯(lián)系統(tǒng)的端部的第一個(gè)子系統(tǒng)中的移位寄存器的數(shù)據(jù)輸入端連接。

優(yōu)選地，控制裝置還包括：分別與每個(gè)子系統(tǒng)中的每個(gè)移位寄存器的移位時(shí)鐘控制端連接的移位時(shí)鐘端；以及分別與每個(gè)子系統(tǒng)中的每個(gè)移位寄存器的輸出讀出控制端連接的讀出時(shí)鐘端。

優(yōu)選地，控制裝置為FPGA芯片。

優(yōu)選地，當(dāng)子系統(tǒng)包括多個(gè)移位寄存器時(shí)，多個(gè)移位寄存器串聯(lián)連接。

優(yōu)選地，子系統(tǒng)包括兩個(gè)移位寄存器。

優(yōu)選地，多個(gè)子系統(tǒng)分別為射線探測(cè)器板卡，控制數(shù)據(jù)包括高能增益控制數(shù)據(jù)、低能增益控制數(shù)據(jù)和選通信號(hào)。

本申請(qǐng)第二方面提供一種子系統(tǒng)，包括至少一個(gè)移位寄存器，子系統(tǒng)通過(guò)移位寄存器與其他子系統(tǒng)串聯(lián)，并且通過(guò)移位寄存器接收控制數(shù)據(jù)。

本申請(qǐng)第三方面提供一種控制數(shù)據(jù)的傳輸方法，包括：

當(dāng)控制裝置需要對(duì)包括N個(gè)子系統(tǒng)的控制數(shù)據(jù)的傳輸系統(tǒng)中的第K個(gè)子系統(tǒng)傳輸新的控制數(shù)據(jù)時(shí)，控制裝置向每個(gè)子系統(tǒng)中的移位寄存器連續(xù)輸出 N*M個(gè)移位時(shí)鐘信號(hào)，針對(duì)每個(gè)移位時(shí)鐘信號(hào)，控制裝置向第一個(gè)子系統(tǒng)的移位寄存器輸出一位控制數(shù)據(jù)，其中，當(dāng)發(fā)送第(K-1)*M+1個(gè)至第K*M個(gè)移位時(shí)鐘信號(hào)時(shí)，控制裝置輸出對(duì)第K個(gè)子系統(tǒng)的新的控制數(shù)據(jù)，當(dāng)輸出N*M 個(gè)移位時(shí)鐘信號(hào)后，控制裝置輸出一個(gè)讀出信號(hào)，其中，N、K和M均為正整數(shù)，M代表每個(gè)子系統(tǒng)中移位寄存器的輸出管腳數(shù)。

本申請(qǐng)第四方面提供一種計(jì)算機(jī)設(shè)備，包括存儲(chǔ)器、處理器及存儲(chǔ)在存儲(chǔ)器上并可在處理器上運(yùn)行的計(jì)算機(jī)程序，處理器執(zhí)行程序時(shí)實(shí)現(xiàn)第三方面的方法。

本申請(qǐng)第四方面提供一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，該程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)第三方面的方法。

本發(fā)明的有益效果如下：