[發明專利]一種應用于DC-DC變換器的預偏置電路

有效

• 申請號: 201810946455.0
• 申請日: 2018-08-20
• 公開（公告）號: CN108880254B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: 明鑫;程政;辛楊立;賈麗偉;王卓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H02M3/158
• 分類號: H02M3/158
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種應用于DC-DC變換器的預偏置電路，其特征在于，包括耐壓開關管、帶隙基準模塊、第一電容(C1)、第二電容(C2)、第三電容(C3)、第四電容(C4)、第五電容(C5)、第六電容(C6)、第七電容(C7)、第五電阻(R5)、第六電阻(R6)、第七電阻(R7)、第八電阻(R8)、第九電阻(R9)、第十電阻(R10)、第十一電阻(R11)、第十二電阻(R12)、第十三電阻(R13)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)和第十一PMOS管(MP11)，

所述DC-DC變換器的輸入電壓(V_in)經過所述耐壓開關管后連接第四NMOS管(MN4)的漏極，第四NMOS管(MN4)的源極連接所述預偏置電路的輸出端；

所述帶隙基準模塊的電源端連接所述預偏置電路的輸出端，用于產生基準電壓(V_ref)；

第七電容(C7)接在所述預偏置電路的輸出端和地之間；

第七NMOS管(MN7)的柵漏短接并連接第四NMOS管(MN4)的柵極和第七PMOS管(MP7)的漏極，其源極連接第三PMOS管(MP3)的源極；

第三PMOS管(MP3)的柵極連接第一NMOS管(MN1)的源極和參考信號并通過第一電容(C1)后接地，其漏極連接第一NMOS管(MN1)的柵極和漏極以及第二NMOS管(MN2)的柵極和漏極并通過第二電容(C2)后連接第三NMOS管(MN3)的漏極；

所述參考信號為所述基準電壓(V_ref)的擾動經過放大后的信號；

第三NMOS管(MN3)的柵極連接控制電壓(V1)，其源極連接第五NMOS管(MN5)的源極并接地，所述控制電壓(V1)為所述基準電壓(V_ref)的分壓信號；

第六PMOS管(MP6)的源極連接第四NMOS管(MN4)、第四PMOS管(MP4)和第五PMOS管(MP5)的源極并連接所述預偏置電路的輸出端，其漏極連接第二NMOS管(MN2)的源極并通過第五電阻(R5)后連接第三NMOS管(MN3)的漏極，其柵極連接第四PMOS管(MP4)和第五PMOS管(MP5)的柵極以及第五PMOS(MP5)的漏極并輸出偏置電壓(V_bias)；

第八PMOS管(MP8)的柵漏短接并連接第七PMOS管(MP7)和第九PMOS管(MP9)的柵極并通過第八電阻(R8)后連接第六NMOS管(MN6)的漏極，其源極連接第七PMOS管(MP7)、第九PMOS管(MP9)和第十一PMOS管(MP11)的源極并連接第四NMOS管(MN4)的漏極；

第十PMOS管(MP10)的柵極連接第十一PMOS管(MP11)的柵極和漏極并通過第十二電阻(R12)后連接所述預偏置電路的輸出端，其源極通過第六電阻(R6)后連接第四NMOS管(MN4)的漏極，其漏極連接第九PMOS管(MP9)的漏極并通過第九電阻(R9)后連接第五NMOS管(MN5)和第四PMOS管(MP4)的漏極以及第六NMOS管(MN6)的柵極；

第五NMOS管(MN5)的柵極連接第六NMOS管(MN6)的源極并通過第七電阻(R7)后接地，其漏極通過第三電容(C3)后接地；

第六電容(C6)接在第五PMOS管(MP5)的漏極和地之間；

第十三電阻(R13)一端連接第五PMOS管(MP5)的漏極，另一端通過第五電容(C5)后接地；

第十電阻(R10)和第十一電阻(R11)串聯并接在第五PMOS管(MP5)的漏極和地之間，其串聯點連接所述基準電壓(V_ref)并通過第四電容(C4)后接地。