[發(fā)明專利]一種存儲器的編程方法和系統(tǒng)在審
| 申請?zhí)枺?/td> | 201810942621.X | 申請日： | 2018-08-17 |
| 公開（公告）號： | CN110838325A | 公開（公告）日： | 2020-02-25 |
| 發(fā)明（設(shè)計）人： | 賀元魁;潘榮華 | 申請（專利權(quán)）人： | 北京兆易創(chuàng)新科技股份有限公司 |
| 主分類號： | G11C16/12 | 分類號： | G11C16/12 |
| 代理公司： | 北京品源專利代理有限公司 11332 | 代理人： | 孟金喆 |
| 地址： | 100083 北京市海淀*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 存儲器 編程 方法 系統(tǒng) | ||
本發(fā)明公開了一種存儲器的編程方法和系統(tǒng)。存儲器的編程方法包括以下步驟：編程時序B1時，向存儲單元施加臺階編程電壓,所述臺階編程電壓具有臺階狀上升的電壓波形，所述電壓波形包括預(yù)設(shè)數(shù)量的電壓臺階，每個電壓臺階具有預(yù)設(shè)的臺階寬度，相鄰電壓臺階之間具有預(yù)設(shè)的臺階增幅D?pgm；校驗時序Y1時，向存儲單元施加校驗電壓，校驗成功則結(jié)束；若校驗失敗，校驗時序Y1后再次增加編程電壓的幅值以再次進(jìn)行校驗。存儲器的編程方法和系統(tǒng)具有提高存儲器編程準(zhǔn)確性的優(yōu)點。
技術(shù)領(lǐng)域
本發(fā)明實施例涉及存儲器技術(shù)領(lǐng)域，尤其涉及一種存儲器的編程方法和系統(tǒng)。
背景技術(shù)
存儲器時一種在編程時必須用到的元件，如Nand flash存儲器，Nand flash存儲器是一種非易失存儲器，具有改寫速度快，存儲容量大等優(yōu)點。而Nand flash存儲器編程操作時，會發(fā)生校驗失敗，每次校驗失敗后，就需要增加編程電壓的幅值。現(xiàn)有技術(shù)中，第一次編程寫入數(shù)據(jù)時，都是對存儲器的選擇字線直接施加一個較高的編程電壓，該較高的編程電壓會影響選擇字線上不需要編程的存儲單元，導(dǎo)致不需要編程的存儲單元的閾值升高，會引起讀取錯誤，編程的準(zhǔn)確性較低。
因此，如何提高存儲器的編程的準(zhǔn)確性，就成了存儲器技術(shù)領(lǐng)域的需求。
發(fā)明內(nèi)容
本發(fā)明提供一種存儲器的編程方法和系統(tǒng)，以解決存儲器在編程時準(zhǔn)確性差的技術(shù)問題。
第一方面，本發(fā)明實施例提供了一種存儲器的編程方法，其包括以下步驟：編程時序B1時，向存儲單元施加臺階編程電壓,所述臺階編程電壓具有臺階狀上升的電壓波形，所述電壓波形包括預(yù)設(shè)數(shù)量的電壓臺階，每個電壓臺階具有預(yù)設(shè)的臺階寬度，相鄰電壓臺階之間具有預(yù)設(shè)的臺階增幅D-pgm；校驗時序Y1時，向存儲單元施加校驗電壓，校驗成功則結(jié)束；若校驗失敗，校驗時序Y1后再次增加編程電壓的幅值以再次進(jìn)行校驗。
優(yōu)選地，編程時序B1時，臺階編程電壓的第一個電壓臺階具有初步編程電壓，臺階編程電壓的最后一個電壓臺階具有目標(biāo)編程電壓，初步編程電壓值為目標(biāo)編程電壓值的20％～70％。
優(yōu)選地，預(yù)設(shè)的所述臺階增幅D-pgm的值為目標(biāo)編程電壓值的5％～30％。
優(yōu)選地，所述臺階編程電壓的增幅D-pgm維持不變或隨臺階上升減小。
優(yōu)選地，所述電壓臺階的預(yù)設(shè)數(shù)量為2至5個。
優(yōu)選地，所述目標(biāo)編程電壓的范圍是12V～16V。
優(yōu)選地，預(yù)設(shè)的所述臺階寬度為0.05～0.5s。
優(yōu)選地，編程時序B1時，對選擇字線施加臺階編程電壓，對未選擇字線施加通過電壓，對選擇位線施加0V，對未選擇位線施加正電壓。
優(yōu)選地，校驗時序Y1時，對選擇字線施加校驗電壓，將選擇位線預(yù)充到預(yù)充電電壓，對未選擇字線施加通過電壓；接著對選擇位線進(jìn)行第一時間的放電，然后將放電后的位線電壓與第一判定電壓進(jìn)行比較，若放電后位線的電壓高于所述第一判定電壓，則表示校驗成功可以結(jié)束操作，反之，表示校驗失敗需再次向存儲器中存入數(shù)據(jù)并進(jìn)行校驗，所述校驗電壓的范圍是0V～1V，所述預(yù)充電電壓的范圍是1V～1.2V。
第二方面，本發(fā)明還提供一種存儲器的編程系統(tǒng)，存儲器的編程系統(tǒng)包括：編程模塊，用于編程時序B1時，向存儲單元施加臺階編程電壓,所述臺階編程電壓具有臺階狀上升的電壓波形，所述電壓波形包括預(yù)設(shè)數(shù)量的電壓臺階，每個電壓臺階具有預(yù)設(shè)的臺階寬度，相鄰電壓臺階之間具有預(yù)設(shè)的臺階增幅D-pgm；校驗?zāi)K，用于校驗時序Y1時，向存儲單元施加校驗電壓，校驗成功則結(jié)束；若校驗失敗，校驗時序Y1后，編程模塊再次增加編程電壓的幅值，校驗?zāi)K以再次進(jìn)行校驗。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京兆易創(chuàng)新科技股份有限公司，未經(jīng)北京兆易創(chuàng)新科技股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810942621.X/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
