[發明專利]一種存儲器的編程方法和系統

在審

• 申請號: 201810942552.2
• 申請日: 2018-08-17
• 公開（公告）號: CN110838323A
• 公開（公告）日: 2020-02-25
• 發明（設計）人: 賀元魁;潘榮華
• 申請（專利權）人: 北京兆易創新科技股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/34
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明公開了一種存儲器的編程方法和系統。存儲器的編程方法包括以下步驟：編程時序B1時，向存儲器的r個存儲單元施加編程電壓，r個所述存儲單元被施加編程電壓后至少包括按順序排列的第1狀態的存儲單元和第t狀態的存儲單元，t小于等于r，r和t都是正整數；校驗時序Y1對第1狀態的存儲單元進行校驗時，只對被校驗的第1狀態存儲單元的位線充電；校驗時序Ys對第s狀態的存儲單元進行校驗時，只對被校驗的第s狀態存儲單元的位線充電，1≤s≤t，s為正整數。存儲器的編程方法和系統具有節省功耗的優點。

技術領域

本發明實施例涉及存儲器技術領域，尤其涉及一種存儲器的編程方法和系統。

背景技術

存儲器時一種在編程時必須用到的元件，如Nand flash存儲器，Nand flash存儲器是一種非易失存儲器，具有改寫速度快，存儲容量大等優點。Nand flash存儲器中，尤其是TLC型存儲器，其存儲單元的狀態較多，進行編程校驗時，需要用到的電能較多，功耗較大。

因此，如何減小存儲的功耗，就成了存儲器技術領域的需求。

發明內容

本發明提供一種存儲器的編程方法和系統，以解決存儲器在編程時功耗較大的技術問題。

第一方面，本發明實施例提供了一種存儲器的編程方法，其包括以下步驟：編程時序B1時，向存儲器的r個存儲單元施加編程電壓，r個所述存儲單元被施加編程電壓后至少包括按順序排列的第1狀態的存儲單元至第t狀態的存儲單元，t小于等于r，r和t都是正整數；校驗時序Y1對第1狀態的存儲單元進行校驗時，只對被校驗的第1狀態存儲單元的位線充電；校驗時序Ys對第s狀態的存儲單元進行校驗時，只對被校驗的第s狀態存儲單元的位線充電，1≤s≤t，s為正整數。

優選地，校驗時序Y1時，對第1狀態的存儲單元連接的字線施加校驗電壓，將第1狀態的存儲單元所在的位線預充到預充電電壓，對其他字線施加通過電壓；接著對充電后的位線進行第一時間的放電，然后將放電后的位線電壓與第一判定電壓進行比較，若放電后位線的電壓高于所述第一判定電壓，則表示校驗成功，反之，表示校驗失敗需再次向存儲器中存入數據，并再次對第1狀態的存儲單元進行校驗。

優選地，在檢驗時序Y1校驗失敗后，對第1狀態至第t狀態的存儲單元所連接的字線施加經過增幅的編程電壓；在檢驗時序Ys校驗失敗后，對第s狀態至第t狀態的存儲單元所連接的字線施加經過增幅的編程電壓。

優選地，校驗時序Y1時，第1狀態的存儲單元存在于p條位線上，其中有q條位線上的存儲單元校驗失敗后，對校驗失敗的q條位線上的第1狀態的存儲單元和第2至第t狀態的存儲單元所連接的字線施加經過增幅的編程電壓，并再次對校驗失敗的q條位線上的第1狀態的存儲單元進行校驗，q≤p，p和q都為正整數。

優選地，校驗時序Ys時，對第s狀態的存儲單元連接的字線施加校驗電壓，將第s狀態的存儲單元所在的位線預充到預充電電壓，對其他字線施加通過電壓；接著對充電后的位線進行第一時間的放電，然后將放電后的位線電壓與第一判定電壓進行比較，若放電后位線的電壓高于所述第一判定電壓，則表示校驗成功，反之，表示校驗失敗需再次向存儲器中存入數據，并再次對第s狀態的存儲單元進行校驗。

優選地，所述t＝7，所述存儲單元的狀態按順序分別為A狀態、B狀態、C狀態、D狀態、E狀態、F狀態和G狀態,所述A狀態至G狀態的存儲單元所需的編程電壓依次增大。

優選地，所述存儲器為TLC型存儲器。

優選地，所述編程電壓的范圍是12V～22V。

優選地，所述校驗電壓的范圍是0V～1V，所述預充電電壓的范圍是1v～1.2v。