[發明專利]一種基于CMOS工藝的自適應固定導通時間產生電路

有效

• 申請號: 201810937820.1
• 申請日: 2018-08-17
• 公開（公告）號: CN109004823B
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 羅萍;楊朋博;李博;肖皓洋
• 申請（專利權）人: 電子科技大學
• 主分類號: H02M3/155
• 分類號: H02M3/155;H02M1/08
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種基于CMOS工藝的自適應固定導通時間產生電路，包括輸入電壓采集單元、充電計時單元和比較器，所述輸入電壓采集單元的輸入端作為所述自適應固定導通時間產生電路的第一輸入端，其輸出端輸出充電電流(I_IN)連接至所述充電計時單元的輸入端；所述充電計時單元的控制端連接控制信號(CON)，其輸出端輸出由所述控制信號(CON)控制并根據所述充電電流(I_IN)產生的充電電壓(V_CAP)；所述比較器的正相輸入端連接所述充電電壓(V_CAP)，其反相輸入端作為所述自適應固定導通時間產生電路的第二輸入端，其輸出端作為所述自適應固定導通時間產生電路的輸出端；

其特征在于，所述輸入電壓采集單元包括運算放大器、第一電阻(R1)、第一電容(C1)、第五NMOS管(N5)、第六PMOS管(P6)和第七PMOS管(P7)，

運算放大器的第一輸入端作為所述輸入電壓采集單元的輸入端，其第二輸入端連接第五NMOS管(N5)的源極并通過第一電阻(R1)后接地(GND)，其輸出端連接第五NMOS管(N5)的柵極并通過第一電容(C1)后接地(GND)；

第七PMOS管(P7)的柵極連接第六PMOS管(P6)的柵極和漏極以及第五NMOS管(N5)的漏極，其源極連接第六PMOS管(P6)的源極并連接電源電壓(VDD)，其漏極輸出所述充電電流(I_IN)；

所述充電計時單元包括第二電容(C2)、第六NMOS管(N6)、第八PMOS管(P8)和第一反相器(INV1)，

第八PMOS管(P8)的源極作為所述充電計時單元的輸入端，其柵極連接第六NMOS管(N6)的柵極和第一反相器(INV1)的輸出端，其漏極連接第六NMOS管(N6)的漏極并作為所述充電計時單元的輸出端；第二電容(C2)接在所述充電計時單元的輸出端和地(GND)之間；第一反相器(INV1)的輸入端作為所述充電計時單元的控制端；第六NMOS管(N6)的源極接地。

2.根據權利要求1所述的基于CMOS工藝的自適應固定導通時間產生電路，其特征在于，所述輸入電壓采集單元中的運算放大器包括第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)和第五PMOS管(P5)，

第五PMOS管(P5)的柵極作為所述運算放大器的第一輸入端，其源極連接第四PMOS管(P4)的源極和第二PMOS管(P2)的漏極，其漏極連接第三NMOS管(N3)的柵極和漏極以及第四NMOS管(N4)的柵極；

第四PMOS管(P4)的柵極作為所述運算放大器的第二輸入端，其漏極連接第一NMOS管(N1)的柵極以及第二NMOS管(N2)的柵極和漏極；

第二PMOS管(P2)的柵極連接偏置電壓(V_B1)，其源極連接第一PMOS管(P1)和第三PMOS管(P3)的源極并連接電源電壓(VDD)；

第三PMOS管(P3)的柵極連接第一PMOS管(P1)的柵極和漏極以及第一NMOS管(N1)的漏極，其漏極連接第四NMOS管(N4)的漏極并作為所述運算放大器的輸出端；

第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)和第四NMOS管(N4)的源極接地(GND)。

3.根據權利要求1所述的基于CMOS工藝的自適應固定導通時間產生電路，其特征在于，所述自適應固定導通時間產生電路用于DC-DC開關變換器時，所述DC-DC開關變換器的輸入電壓連接所述自適應固定導通時間產生電路的第一輸入端，所述DC-DC開關變換器的輸出電壓連接所述自適應固定導通時間產生電路的第二輸入端。