[發(fā)明專利]一種多層封裝集成電路芯片的疊層集成電路封裝結(jié)構(gòu)在審
| 申請(qǐng)?zhí)枺?/td> | 201810937371.0 | 申請(qǐng)日： | 2016-07-17 |
| 公開(kāi)（公告）號(hào)： | CN109360810A | 公開(kāi)（公告）日： | 2019-02-19 |
| 發(fā)明（設(shè)計(jì)）人： | 不公告發(fā)明人 | 申請(qǐng)（專利權(quán)）人： | 何凡 |
| 主分類號(hào)： | H01L23/00 | 分類號(hào)： | H01L23/00;H01L23/13;H01L23/488 |
| 代理公司： | 暫無(wú)信息 | 代理人： | 暫無(wú)信息 |
| 地址： | 325600 浙*** | 國(guó)省代碼： | 浙江;33 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 多層封裝 集成電路芯片 集成電路封裝結(jié)構(gòu) 電連接 線路層 疊層 焊盤 封裝 引出端子 側(cè)表面 點(diǎn)陣式 電隔離 封裝層 封裝體 最底層 減小 | ||
1.一種多層封裝集成電路芯片的疊層集成電路封裝結(jié)構(gòu)，其具有封裝基板，所述封裝基板上設(shè)置有多個(gè)焊盤，在所述封裝基板上設(shè)置有多層封裝層，所述多層封裝的每一層的厚度均等于每層所封裝的集成電路芯片的最大厚度，所述多層封裝層的除最底層的其他各層均具有容納所述集成電路芯片的凹槽，上層封裝層的集成電路芯片分別疊置在其下層封裝層集成電路芯片上，所述多層封裝層的除最底層的其他各層的底部分別具有線路，所述線路分別于其所對(duì)應(yīng)的層中的集成電路芯片電連接，層層之間的線路層彼此通過(guò)封裝層電隔離，封裝體的側(cè)表面上具有點(diǎn)陣式焊盤，線路層分別與所述點(diǎn)陣式焊盤中的部分或全部進(jìn)行電連接以引出端子；封裝基板上的焊盤與點(diǎn)陣式焊盤列向?qū)R；還包括側(cè)表面上的重分布線，所述重分布線根據(jù)封裝結(jié)構(gòu)的功能需要而電連接不同的點(diǎn)陣式焊盤，并耦合至相應(yīng)的封裝基板上的焊盤上。
2.根據(jù)權(quán)利要求1所述的多層封裝集成電路芯片的疊層集成電路封裝結(jié)構(gòu)，其特征在于：重分布線跨越不同的側(cè)表面。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于何凡，未經(jīng)何凡許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810937371.0/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
