[發(fā)明專利]在網(wǎng)卡內(nèi)讀寫數(shù)據(jù)的方法、計算存儲網(wǎng)絡(luò)一體化芯片和網(wǎng)卡

在審

• 申請?zhí)枺?/td>: 201810937150.3
• 申請日: 2018-08-16
• 公開（公告）號: CN109656855A
• 公開（公告）日: 2019-04-19
• 發(fā)明（設(shè)計）人: 趙占祥
• 申請（專利權(quán)）人: 浮柵智聯(lián)科技（蘇州）有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京連和連知識產(chǎn)權(quán)代理有限公司 11278
• 代理人: 張濤

一種在網(wǎng)卡內(nèi)讀寫數(shù)據(jù)的方法包括：對接收到的數(shù)據(jù)包進行解碼；如果得到寫命令，則繼續(xù)接收數(shù)據(jù)包，對出現(xiàn)不可恢復(fù)的錯誤的數(shù)據(jù)要求重傳，根據(jù)用戶定義對未出現(xiàn)上述錯誤的數(shù)據(jù)進行人工智能、壓縮計算，對數(shù)據(jù)進行糾錯編碼，根據(jù)存儲芯片協(xié)議將糾錯編碼處理后的數(shù)據(jù)寫入網(wǎng)卡的存儲芯片；如果得到讀命令，則根據(jù)存儲芯片協(xié)議從網(wǎng)卡的存儲芯片讀取數(shù)據(jù)，對讀取到的數(shù)據(jù)進行校驗，根據(jù)用戶定義對正確數(shù)據(jù)及使用糾錯算法得到的正確數(shù)據(jù)進行人工智能推理計算、解壓縮計算，根據(jù)網(wǎng)絡(luò)協(xié)議對計算處理后的數(shù)據(jù)進行組包并發(fā)出。本發(fā)明能夠在網(wǎng)卡內(nèi)完成網(wǎng)絡(luò)協(xié)議處理、人工智能計算和存儲控制功能，不需要經(jīng)過主機CPU和內(nèi)存，延遲很短，并實現(xiàn)高性能。

技術(shù)領(lǐng)域

本發(fā)明涉及計算機技術(shù)領(lǐng)域，更具體地，特別是指一種在網(wǎng)卡內(nèi)讀寫數(shù)據(jù)的方法、計算存儲網(wǎng)絡(luò)一體化芯片和網(wǎng)卡。

背景技術(shù)

傳統(tǒng)的企業(yè)后端服務(wù)器中，網(wǎng)卡處理網(wǎng)絡(luò)協(xié)議，同時把網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)街鳈C內(nèi)存，由CPU進行計算和處理，需要存儲的數(shù)據(jù)送到存儲陣列中，由存儲控制器負責寫入存儲介質(zhì)。

隨著全閃存等高速存儲介質(zhì)的出現(xiàn)，存儲性能增長速度快于CPU處理能力的提升速度。同時，在數(shù)據(jù)中心中，已經(jīng)開始使用100G高速網(wǎng)絡(luò)，CPU已經(jīng)無法滿足高速網(wǎng)絡(luò)和高速存儲帶來的高速計算需求。

在現(xiàn)有技術(shù)中，計算、存儲、網(wǎng)絡(luò)分別用三個芯片實現(xiàn)，這種技術(shù)有以下缺點：

1.數(shù)據(jù)讀寫要在網(wǎng)卡、內(nèi)存和存儲控制器之間傳輸，讀寫延遲很長，用戶等待時間很長；

2.網(wǎng)卡、內(nèi)存和存儲控制器之間的接口性能限制了總體性能的提升；

3.通用CPU無法滿足海量數(shù)據(jù)計算的需求。

因此，本領(lǐng)域亟待需要能夠解決數(shù)據(jù)讀寫延遲長、系統(tǒng)性能的提升遭遇瓶頸等問題的技術(shù)方案。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實施例的目的在于提出一種在網(wǎng)卡內(nèi)讀寫數(shù)據(jù)的方法、計算存儲網(wǎng)絡(luò)一體化芯片和網(wǎng)卡。本發(fā)明解決了數(shù)據(jù)讀寫延遲長、系統(tǒng)性能的提升遭遇瓶頸等技術(shù)問題，能夠在讀寫數(shù)據(jù)時在網(wǎng)卡內(nèi)，具體是在一個計算存儲網(wǎng)絡(luò)一體化芯片內(nèi)完成網(wǎng)絡(luò)協(xié)議處理、人工智能計算和存儲控制功能，不需要經(jīng)過主機CPU和內(nèi)存，直接實現(xiàn)數(shù)據(jù)在網(wǎng)絡(luò)端口和存儲陣列之間的傳輸，延遲很短，并實現(xiàn)高性能。

基于上述目的，本發(fā)明實施例的一方面提供了一種在網(wǎng)卡內(nèi)讀寫數(shù)據(jù)的方法，包括以下步驟：

對通過網(wǎng)絡(luò)接口接收到的數(shù)據(jù)包進行解碼；

如果得到寫命令，則繼續(xù)接收數(shù)據(jù)包，繼續(xù)接收過程中對出現(xiàn)不可恢復(fù)的錯誤的數(shù)據(jù)則要求重傳，根據(jù)用戶定義對未出現(xiàn)不可恢復(fù)的錯誤的數(shù)據(jù)進行人工智能、壓縮計算，然后使用糾錯算法對數(shù)據(jù)進行糾錯編碼，最后根據(jù)存儲芯片協(xié)議將糾錯編碼處理后的數(shù)據(jù)寫入網(wǎng)卡的存儲芯片；

如果得到讀命令，則根據(jù)存儲芯片協(xié)議從網(wǎng)卡的存儲芯片讀取數(shù)據(jù)，對讀取到的數(shù)據(jù)進行校驗，根據(jù)用戶定義對正確數(shù)據(jù)進行人工智能推理計算、解壓縮計算，對錯誤數(shù)據(jù)則使用糾錯算法得到正確數(shù)據(jù)并根據(jù)用戶定義對得到的正確數(shù)據(jù)進行人工智能推理計算、解壓縮計算，最后根據(jù)網(wǎng)絡(luò)協(xié)議對計算處理后的數(shù)據(jù)進行組包并通過網(wǎng)絡(luò)接口發(fā)出。

在一些實施方式中，該方法進一步包括：在寫操作完成之后將寫操作結(jié)果返回給發(fā)出寫命令的用戶。

在一些實施方式中，該方法進一步包括：在讀操作過程中，如果使用糾錯算法沒有得到正確數(shù)據(jù)，則將讀取失敗的消息返回給發(fā)出讀命令的用戶。

本發(fā)明實施例的另一方面，還提供了一種計算存儲網(wǎng)絡(luò)一體化芯片，該芯片用于網(wǎng)卡內(nèi)，并且配置成執(zhí)行上述的方法。

在一些實施方式中，該芯片包括FPGA芯片、CPLD芯片或者ASIC芯片。

本發(fā)明實施例的另一方面，還提供了一種網(wǎng)卡，包括：