[發明專利]感測電路

在審

• 申請號: 201810936409.2
• 申請日: 2018-08-16
• 公開（公告）號: CN109256158A
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 賴怡璋
• 申請（專利權）人: 歌爾股份有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/10
• 代理公司: 北京太合九思知識產權代理有限公司 11610
• 代理人: 劉戈

本發明實施例提供一種感測電路，該電路包括：第一分壓電路，通過感測輸出端與感測放大器的感測輸入端電連接，用于輸出待感測電壓；第二分壓電路，通過參考輸出端與所述感測放大器的參考輸入端電連接，用于輸出參考電壓；感測放大器，根據接收到的所述帶感測電壓和所述參考電壓的比較結果，確定感測結果；其中，所述第一分壓電路、所述第二分壓電路和所述感測放大器與同一電源連接。通過上述方案，能夠有效避免因為制程漂移和溫度效應的影響，能夠使得感測結果更加準確；在感測輸入端第一分壓電路中采用串聯接入電阻的方式，即使存儲單元的阻值發生變化，該串聯電路的電流也不會變化很大，能夠有效降低功耗損失。

技術領域

本發明涉及電力電子技術領域，尤其涉及感測電路。

背景技術

在一些控制芯片或者存儲芯片中，通過反熔絲技術實現存儲單元的數據存儲。反熔絲具極高阻抗(一般大于1G歐姆)特性，而經一高電壓(一般大于6.6V)編程之后，其結構發生崩潰(breakdown)而使其阻抗大幅降低至5K歐姆～500K歐姆的范圍。在一個應用反熔絲技術的存儲陣列中，未經編程的存儲單元具有高阻抗特性，可定義為存儲數據0；而經編程的存儲單元則形成低阻抗特性，可定義為存儲數據1。根據存儲單元編程前后的阻抗變化可以感測各存儲單元的編程狀態，來得知其存儲的數據。

在現有技術中，通常可以基于檢測存儲單元中反熔絲發生狀態變化后的電流變化情況來確定存儲單元是否處于編程狀態。具體來說，由于存儲單元在編程后阻抗會發生由高至低的明顯變化，因此，對其施加讀取電源，再根據電流感測放大器檢測其感測電流的改變量，就可得知數組中的反熔絲胞(Anti-fuse cell)是否已經被編程。由于量測電流為最直接的方式，因此，傳統使用在反熔絲數組中的感測放大器多為電流感測放大器。由于經編程后的反熔絲阻抗較低，比如為5KΩ，若讀取電源電壓較高時，可能會導致感測電流達到數百μA等級，功率消耗相當大。此外，電流感測放大器中的參考端輸入電壓與感測端電壓是相互獨立的，若一側電壓發生波動或者一側電阻發生溫度效應，會影響感測電流的感測結果。

基于此，需要一種簡單、準確的實現針對存儲單元編程狀態感測的方案。

發明內容

有鑒于此，本發明實施例提供感測電路，本發明需要一種簡單、準確的實現針對存儲單元編程狀態感測的方案。

第一方面，本發明實施例提供一種感測電路，包括：

感測放大器、第一分壓電路、第二分壓電路；

所述第一分壓電路的輸出端與所述感測放大器的感測電壓輸入端連接，所述第二分壓電路的輸出端與所述感測放大器的參考電壓輸入端連接；

所述第一分壓電路中包括串聯的存儲單元和第一分壓電阻，其中，所述存儲單元的第一端與電源連接，所述存儲單元的第二端與所述第一分壓電阻的第一端連接，所述第一分壓電阻的第二端接地，所述存儲單元的第二端和/或所述第一分壓電阻的第一端作為所述第一分壓電路的輸出端；

所述第一分壓電路，用于通過所述存儲單元和所述第一分壓電阻對所述電源輸出的電壓進行分壓，以向所述感測放大器輸出感測電壓；

所述第二分壓電路的一端與所述電源連接、所述第二分壓電路的另一端接地；

所述第二分壓電路，用于對所述電源輸出的電壓進行分壓，以向所述感測放大器輸出參考電壓；

所述感測放大器，用于根據所述感測電壓與所述參考電壓的比較結果，在感測放大器的輸出端輸出表征所述存儲單元的工作狀態的電平信號。

進一步地，所述第二分壓電路中包括串聯第二分壓電阻和第三分壓電阻，其中，所述第三分壓電阻的第一端與所述電源連接，所述第三分壓電阻的第二端與所述第二分壓電阻的第一端連接，所述第二分壓電阻的第二端接地，所述第三分壓電阻的第二端或所述第二分壓電阻的第一端作為所述第二分壓電路的輸出端。