[發明專利]有隔離層襯里的互連結構及半導體器件

有效

• 申請號: 201810921906.5
• 申請日: 2018-08-14
• 公開（公告）號: CN109411358B
• 公開（公告）日: 2023-03-17
• 發明（設計）人: 陳信良;葉俊彥;方郁歆;羅漢棠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

蝕刻停止層；

第一介電層，設置在所述蝕刻停止層上方并且經受來自第一導電結構的應力，所述第一介電層的介電常數為1.5或更小；

所述第一導電結構包括具有側壁和底面的第一部分，其中，所述第一導電結構嵌入在所述第一介電層中，所述第一部分的所述底面為所述第一導電結構的整個底面；以及

隔離層，包括第一部分和第二部分，

其中，所述隔離層的第一部分加襯里于所述第一導電結構的第一部分的側壁，并且所述隔離層的第二部分加襯里于所述第一導電結構的第一部分的整個底面，

第二介電層，設置在所述蝕刻停止層下方，所述第二介電層的介電常數為1.5或更小，

第二導電結構嵌入在所述第二介電層中，所述第二導電結構的頂面與所述第一導電結構的整個底面通過所述隔離層、所述第一介電層、以及所述蝕刻停止層隔離開，

其中，所述隔離層是由非導電材料形成的介電層，并且用于隔離對相鄰的所述第二導電結構的污染。

2.根據權利要求1所述的半導體器件，其中，所述隔離層配置為將所述第一導電結構與所述第一介電層電隔離。

3.根據權利要求1所述的半導體器件，其中，所述隔離層包括氧化硅。

4.根據權利要求1所述的半導體器件，其中，所述第二介電層連續地環繞所述第二導電結構的底面和側壁。

5.根據權利要求1所述的半導體器件，其中，所述隔離層的厚度為300埃。

6.根據權利要求1所述的半導體器件，所述第一導電結構具有彼此相對的側壁。

7.根據權利要求1所述的半導體器件，所述第二導電結構具有彼此相對的側壁。

8.根據權利要求1所述的半導體器件，所述蝕刻停止層連續延伸地跨過所述第二導電結構。

9.一種半導體器件，包括：

第一導電結構，具有側壁和底面，其中，所述第一導電結構嵌入第一介電層中；以及

隔離層，包括第一部分和第二部分，

其中，所述隔離層的第一部分加襯里于所述第一導電結構的側壁，并且所述隔離層的第二部分加襯里于所述第一導電結構的底面，

第二導電結構，嵌入設置在所述第一介電層下面的第二介電層中，其中，所述第二導電結構至少通過所述隔離層與所述第一導電結構隔離，所述隔離層覆蓋所述第一導電結構的整個底面，

其中，所述第一介電層包括具有在1.9與2.5之間的第一介電常數的第一介電材料，以及所述第二介電層包括具有小于或等于1.5的第二介電常數的第二介電材料，

其中，所述隔離層是由非導電材料形成的介電層，并且用于隔離對相鄰的所述第二導電結構的污染。

10.根據權利要求9所述的半導體器件，其中，所述隔離層配置為將所述第一導電結構與所述第一介電層電隔離。

11.根據權利要求9所述的半導體器件，其中，所述隔離層包括氧化硅。

12.根據權利要求9所述的半導體器件，所述隔離層的厚度為300埃。