[發明專利]存儲器裝置及其多數檢測器

有效

• 申請號: 201810921723.3
• 申請日: 2018-08-14
• 公開（公告）號: CN110827869B
• 公開（公告）日: 2023-02-28
• 發明（設計）人: 中岡裕司
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/06;G11C11/4091;G11C11/4096
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 吳志紅;臧建明

1.一種多數檢測器，包括：

上拉電路，被配置為在感測期間之前根據控制信號提供第一電壓至第一節點與一第二節點；

第一開關，耦接在第二電壓與所述第一節點之間，且被配置為在所述感測期間根據所述控制信號提供所述第二電壓至所述第一節點，且所述第二電壓大于所述第一電壓；

第二開關，耦接在所述第二電壓與所述第二節點之間，且被配置為在所述感測期間根據所述控制信號提供所述第二電壓至所述第二節點；

多個第一晶體管，耦接在所述第一節點與第三節點之間，且所述多個第一晶體管的控制端分別接收數據信號的多個值的其中一者，其中所述第三節點在所述感測期間耦接至第三電壓，且所述第三電壓小于所述第一電壓；

多個第二晶體管，耦接在所述第二節點與所述第三節點之間，所述多個第二晶體管的控制端分別接收所述多個值的其中一者的反向值；以及

感測放大電路，耦接所述第一節點以及所述第二節點，且在所述感測期間依據所述第一節點以及所述第二節點間的電壓差來產生一感測結果，且所述感測結果指出所述多個值中占多數的值。

2.根據權利要求1所述的多數檢測器，還包括：

第三開關，耦接在所述第三節點與所述第三電壓之間，且被配置為在所述感測期間被導通，

其中所述多個第一晶體管與所述多個第二晶體管皆由相同的N型晶體管所構成，且所述第三開關的電流驅動能力大于所述多個第一晶體管與所述多個第二晶體管的任一者的電流驅動能力。

3.根據權利要求1所述的多數檢測器，還包括：

第三晶體管，與所述多個第二晶體管的其中一者并聯耦接在所述第二節點與所述第三節點之間，且所述第三晶體管的控制端接收操作電壓。

4.根據權利要求3所述的多數檢測器，其中所述上拉電路包括：

第四晶體管，耦接在所述第一電壓與所述第一節點間，且所述第四晶體管的控制端接收所述控制信號；

第五晶體管，耦接在所述第一電壓與所述第二節點間，且所述第五晶體管的控制端接收所述控制信號；以及

第六晶體管，耦接在所述第一節點與所述第二節點間，且所述第六晶體管的控制端接收所述控制信號，

其中，所述第四晶體管、所述第五晶體管以及所述第六晶體管皆為N型晶體管，且所述第一開關與所述第二開關為P型晶體管。

5.根據權利要求2中所述的多數檢測器，其中所述感測放大電路包括：

比較及放大電路，比較并放大所述第一節點及所述第二節點間的所述電壓差，藉以產生感測值；

閂鎖電路，耦接所述比較及放大電路，接收并閂鎖所述感測值以產生所述感測結果。

6.根據權利要求5所述的多數檢測器，其中所述感測放大電路還包括：

傳輸電路，接收并依據第一致能信號以決定是否傳輸所述第一節點及所述第二節點上的電壓至所述比較及放大電路。

7.根據權利要求6所述的多數檢測器，其中所述傳輸電路包括：

第一傳輸閘，耦接在第一端與所述比較及放大電路的第一輸入端間，依據所述第一致能信號以被導通或斷開；以及

第二傳輸閘，耦接在第二端與所述比較及放大電路的第二輸入端間，依據所述第一致能信號以被導通或斷開，

其中，在所述感測期間所述第一傳輸閘與所述第二傳輸閘同時被導通，以將所述第一節點及所述第二節點上的電壓傳輸至所述比較及放大電路。

8.根據權利要求6所述的多數檢測器，其中所述比較及放大電路包括：

第一交叉耦合晶體管對，所述第一交叉耦合晶體管對的其中一者耦接在操作電壓與所述第一節點間，所述第一交叉耦合晶體管對的另一者耦接在所述操作電壓以及所述第二節點間；以及

第二交叉耦合晶體管對，所述第二交叉耦合晶體管對的其中一者耦接在參考接地電壓與所述第一節點之間，所述第二交叉耦合晶體管對的另一者耦接在所述參考接地電壓與所述第二節點間。