[發(fā)明專利]溝槽型超級結的制造方法

有效

• 申請?zhí)枺?/td>: 201810920113.1
• 申請日: 2018-08-14
• 公開（公告）號: CN109119459B
• 公開（公告）日: 2022-03-08
• 發(fā)明（設計）人: 李昊
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發(fā)明公開了一種溝槽型超級結的制造方法，包括步驟：步驟一、提供表面形成有第一外延層的半導體襯底；步驟二、采用光刻工藝定義出具有第一寬度的溝槽的形成區(qū)域并進行第一次刻蝕形成多個所述溝槽；通過縮小第一寬度來改善溝槽的結構參數；步驟三、采用犧牲氧化工藝對溝槽進行擴大工藝，在保證步驟二中改善的溝槽的結構參數不變條件下擴大溝槽的寬度；步驟四、采用外延工藝在溝槽中填充第二外延層并形成溝槽型超級結。本發(fā)明能改善溝槽的結構參數以及提高溝槽的面內均勻性，能提高溝槽的填充工藝的便利性，能提高器件的擊穿電壓以及擊穿電壓的面內均勻性以及提升生產良率。

技術領域

本發(fā)明涉及一種半導體集成電路制造工藝方法，特別是涉及一種溝槽型超級結的制造方法。

背景技術

超級結為由形成于半導體襯底中的交替排列的P型薄層和N型薄層組成，利用P型薄層即P型柱(P-Pillar)和N型薄層即N型柱(N-Pillar)完成匹配形成的耗盡層來支持反向耐壓，具有超級結的產品是一種利用PN電荷平衡的體內降低表面電場(Resurf)技術來提升器件反向擊穿BV的同時又保持較小的導通電阻的器件結構如MOSFET結構。PN間隔的Pillar結構是超級結的最大特點。目前制作PN間即P型薄層和N型薄層間的柱(pillar)如P-Pillar結構主要有兩種方法，第一種是通過多次外延以及離子注入的方法獲得，第二種是通過深溝槽(trench)刻蝕以及外延填充(ERI Filling)的方式來制作。

第二種方法中需要先在半導體襯底如硅襯底表面的N型摻雜外延層上刻蝕一定深度和寬度的溝槽，然后利用外延填充的方式在刻出的溝槽上填充P型摻雜的硅外延。如圖1是，現有溝槽型超級結的示意圖；在半導體襯底晶圓101的表面上形成有N型外延層102；通過光刻刻蝕工藝在N型外延層102中形成溝槽；通過外延填充工藝在溝槽中填充P型外延層103；最后通過化學機械研磨或回刻工藝去除溝槽外的P型外延層103后，由保留于溝槽中的P型外延層103作為P型薄層103，有溝槽之間的N型外延層102組成N型薄層102。在同一半導體襯底晶圓101上，包括了多個P型薄層103和N型薄層102的交替排列結構，一個P型薄層103和一個N型薄層102組成一個超級結單元。

第二種方法制作超級結時，溝槽形貌的面內均勻性對于器件的晶圓測試(ChipProbing，CP)的擊穿電壓(BV)的面內均勻性以及生產良率有決定性作用。現有方法中，當溝槽的寬度較大時，溝槽的側面會更加傾斜，有利于刻蝕和填充，但是溝槽的結構參數如側面傾角和寬度的偏差值較大，這樣對器件的擊穿電壓的面內均勻性以及生產良率具有不利影響。而當減少溝槽的寬度時，溝槽的刻蝕和填充工藝會更加困難，且溝槽的結構參數如側面傾角和寬度的偏差值的百分比越大，百分比即為對應參數的偏差和參數的平均值的比值，百分比越大則參數的波動越大，故溝槽的寬度減少時，溝槽的參數波動也越大，同樣不利于器件的擊穿電壓的面內均勻性以及生產良率的提升，且溝槽的寬度減少后還不利于溝槽的刻蝕和外延填充。

發(fā)明內容

本發(fā)明所要解決的技術問題是提供一種溝槽型超級結的制造方法，能改善溝槽的結構參數以及提高溝槽的面內均勻性，能提高溝槽的填充工藝的便利性，能提高器件的擊穿電壓以及擊穿電壓的面內均勻性以及提升生產良率。

為解決上述技術問題，本發(fā)明提供的溝槽型超級結的制造方法包括如下步驟：

步驟一、提供一半導體襯底，在所述半導體襯底表面形成有具有第一導電類型的第一外延層。

步驟二、采用光刻工藝定義出溝槽的形成區(qū)域并對所述第一外延層進行第一次刻蝕從而在所述第一外延層內形成多個所述溝槽。

所述光刻工藝定義的所述溝槽的寬度為第一寬度，所述溝槽之間的間距為第二寬度，通過縮小所述第一寬度來改善所述第一次刻蝕形成的所述溝槽的結構參數。