[發明專利]一種驅動電路

在審

• 申請號: 201810912620.0
• 申請日: 2018-08-12
• 公開（公告）號: CN108988835A
• 公開（公告）日: 2018-12-11
• 發明（設計）人: 孟慶生
• 申請（專利權）人: 杭州寬福科技有限公司
• 主分類號: H03K17/08
• 分類號: H03K17/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種驅動電路。一種驅動電路包括第一電阻、第一NMOS管、第二電阻、第二NMOS管和繼電器KA。利用該發明可以對繼電器驅動具有限流作用，防止因電流太大損壞繼電器。

技術領域

本發明涉及集成電路技術，尤其涉及到驅動電路。

背景技術

在繼電器驅動方面為了避免驅動電流過大而損壞，為此設計了一種具有限流功能的繼電器驅動電路。

發明內容

本發明旨在解決現有技術的不足，提供一種具有限流功能的繼電器驅動電路。

一種驅動電路，包括第一電阻、第一NMOS管、第二電阻、第二NMOS管和繼電器KA：

所述第一電阻的一端接電源電壓VCC，另一端接所述第一NMOS管的漏極和所述第二NMOS管的柵極；所述第一NMOS管的柵極接所述第二電阻的一端和所述第二NMOS管的源極，漏極接所述第一電阻的一端和所述第二NMOS管的柵極，源極接地；所述第二電阻的一端接所述第一NMOS管的柵極和所述第二NMOS管的源極，另一端接地；所述第二NMOS管的柵極接所述第一電阻的一端和所述第一NMOS管的漏極，漏極接所述繼電器KA的線圈部分的一端，源極接所述第一NMOS管的柵極和所述第二電阻的一端；所述繼電器KA的線圈部分的一端接所述第二NMOS管的漏極，另一端接電源電壓VCC。

所述第一電阻、所述第二NMOS管和所述第二電阻構成所述第二NMOS管的工作點并產生通路，有電流從所述第二NMOS管的漏極對所述繼電器KA進行驅動，當驅動電流過大以至于在所述第二電阻上的電壓使得所述第一NMOS管導通把所述第二NMOS管的柵極電壓拉低導致驅動電流降下來或者停止驅動。

附圖說明

圖1為本發明的驅動電路的電路圖。

具體實施方式

以下結合附圖對本發明內容進一步說明。

一種驅動電路，如圖1所示，包括第一電阻101、第一NMOS管102、第二電阻103、第二NMOS管104和繼電器KA：

所述第一電阻101的一端接電源電壓VCC，另一端接所述第一NMOS管102的漏極和所述第二NMOS管104的柵極；所述第一NMOS管102的柵極接所述第二電阻103的一端和所述第二NMOS管104的源極，漏極接所述第一電阻101的一端和所述第二NMOS管104的柵極，源極接地；所述第二電阻103的一端接所述第一NMOS管102的柵極和所述第二NMOS管104的源極，另一端接地；所述第二NMOS管104的柵極接所述第一電阻101的一端和所述第一NMOS管102的漏極，漏極接所述繼電器KA的線圈部分的一端，源極接所述第一NMOS管102的柵極和所述第二電阻103的一端；

所述繼電器KA的線圈部分的一端接所述第二NMOS管104的漏極，另一端接電源電壓VCC。

所述第一電阻101、所述第二NMOS管104和所述第二電阻103構成所述第二NMOS管104的工作點并產生通路，有電流從所述第二NMOS管104的漏極對所述繼電器KA進行驅動，當驅動電流過大以至于在所述第二電阻103上的電壓使得所述第一NMOS管103導通把所述第二NMOS管104的柵極電壓拉低導致驅動電流降下來或者停止驅動。

對上述所提供的實施方式的說明，僅是本發明的優選實施方式的說明，對本技術領域的技術人員來說能夠根據以上說明進行實現或使用本發明。應當指出，對于本技術領域的技術人員來說，在不脫離本發明技術原理的前提下，還可以做出若干改進和變形，任何不超出本發明實質精神范圍內的發明創造，應視為本發明的保護范圍。