[發(fā)明專利]外設(shè)式多芯片封裝結(jié)構(gòu)及其制作方法

在審

• 申請?zhí)枺?/td>: 201810911135.1
• 申請日: 2018-08-10
• 公開（公告）號: CN109065531A
• 公開（公告）日: 2018-12-21
• 發(fā)明（設(shè)計）人: 付偉
• 申請（專利權(quán)）人: 付偉
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/538
• 代理公司: 蘇州威世朋知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32235
• 代理人: 沈曉敏

本發(fā)明揭示了一種外設(shè)式多芯片封裝結(jié)構(gòu)及其制作方法，多芯片封裝結(jié)構(gòu)包括：封裝基板，具有若干通孔，且基板下表面的一側(cè)具有若干外部引腳；功能芯片，設(shè)置于封裝基板的上方，功能芯片的第一下表面具有若干第一電極；濾波器芯片，設(shè)置于封裝基板的上方，濾波器芯片的第二下表面具有若干第二電極；若干互連結(jié)構(gòu)，用于經(jīng)由若干通孔而導通若干第一電極、若干第二電極及若干外部引腳。本發(fā)明利用封裝技術(shù)將兩個不同的芯片封裝于同一封裝基板，可以實現(xiàn)多芯片的高度集成，提高封裝基板的利用率，進而實現(xiàn)多芯片封裝結(jié)構(gòu)的小型化，另外，本發(fā)明的兩個芯片均是平面集成，不需要進行芯片的預埋操作，工藝簡單。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體封裝領(lǐng)域，尤其涉及一種外設(shè)式多芯片封裝結(jié)構(gòu)及其制作方法。

背景技術(shù)

為迎合電子產(chǎn)品日益輕薄短小的發(fā)展趨勢，濾波器與射頻發(fā)射組件/接收組件需要被高度集成在有限面積的封裝結(jié)構(gòu)中，形成系統(tǒng)級封裝(SystemInPackage，SIP)結(jié)構(gòu)，以減小硬件系統(tǒng)的尺寸。

對于系統(tǒng)級封裝結(jié)構(gòu)中的濾波器與射頻前端模塊封裝整合技術(shù)，業(yè)內(nèi)仍存在相當多的技術(shù)問題亟需解決，例如，濾波器的保護結(jié)構(gòu)、多個芯片之間的連接結(jié)構(gòu)、多個芯片的布局等等。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種外設(shè)式多芯片封裝結(jié)構(gòu)及其制作方法。

為實現(xiàn)上述發(fā)明目的之一，本發(fā)明一實施方式提供一種外設(shè)式多芯片封裝結(jié)構(gòu)，包括：

封裝基板，具有相對設(shè)置的基板上表面及基板下表面，所述封裝基板具有若干通孔，且所述基板下表面的一側(cè)具有若干外部引腳；

功能芯片，設(shè)置于所述封裝基板的上方，所述功能芯片具有相對設(shè)置的第一上表面及第一下表面，所述第一下表面與所述基板上表面面對面設(shè)置，且所述第一下表面具有若干第一電極；

濾波器芯片，設(shè)置于所述封裝基板的上方，所述濾波器芯片具有相對設(shè)置的第二上表面及第二下表面，所述第二下表面與所述基板上表面面對面設(shè)置，且所述第二下表面具有若干第二電極；

若干互連結(jié)構(gòu)，用于經(jīng)由若干通孔而導通若干第一電極、若干第二電極及若干外部引腳。

作為本發(fā)明一實施方式的進一步改進，所述互連結(jié)構(gòu)包括金屬柱、焊錫及電鍍層結(jié)構(gòu)，所述金屬柱設(shè)置于所述第一電極及所述第二電極的下方，所述電鍍層結(jié)構(gòu)導通所述外部引腳，所述焊錫用于導通所述金屬柱及所述電鍍層結(jié)構(gòu)。

作為本發(fā)明一實施方式的進一步改進，所述電鍍層結(jié)構(gòu)包括覆蓋于所述通孔內(nèi)壁并往所述基板上表面、所述基板下表面方向延伸的電鍍層，所述電鍍層的上表面與所述第一電極/所述第二電極之間通過所述焊錫連接，所述焊錫連接所述第一電極/所述第二電極，且所述焊錫包覆所述金屬柱并往所述通孔方向延伸而導通所述通孔內(nèi)壁的所述電鍍層。

作為本發(fā)明一實施方式的進一步改進，所述電鍍層結(jié)構(gòu)還包括連接于所述電鍍層下方的下重布線層，所述多芯片封裝結(jié)構(gòu)還包括包覆所述電鍍層及所述焊錫的第一絕緣層以及包覆所述第一絕緣層及所述下重布線層的第二絕緣層，所述下重布線層經(jīng)過所述第二絕緣層上的孔洞導通所述電鍍層并往所述第二絕緣層的下表面方向延伸，所述外部引腳連接所述下重布線層，且所述第二絕緣層暴露所述外部引腳。

作為本發(fā)明一實施方式的進一步改進，所述多芯片封裝結(jié)構(gòu)還包括圍堰，所述圍堰與所述第二下表面及所述基板上表面配合而圍設(shè)形成空腔。

作為本發(fā)明一實施方式的進一步改進，所述圍堰包括第一圍堰及第二圍堰，所述第一圍堰位于對應(yīng)所述濾波器芯片的所述通孔的內(nèi)側(cè)，所述第一圍堰與所述第二下表面及所述基板上表面配合而圍設(shè)形成空腔，所述第二圍堰填充所述第一下表面/所述第二下表面與所述基板上表面之間的其他區(qū)域。

作為本發(fā)明一實施方式的進一步改進，所述第二圍堰朝遠離所述第一圍堰的方向延伸直至所述第二圍堰的外側(cè)緣與所述封裝基板的外側(cè)緣齊平。