[發明專利]一種基于MLC奇偶對稱性的可感知型數據緩存管理方法

有效

• 申請號: 201810909304.8
• 申請日: 2018-08-10
• 公開（公告）號: CN109144896B
• 公開（公告）日: 2022-09-27
• 發明（設計）人: 鄧玉輝;黃耀欽
• 申請（專利權）人: 暨南大學
• 主分類號: G06F12/0882
• 分類號: G06F12/0882;G06F12/123
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 李斌

本發明公開了一種基于MLC奇偶對稱性的可感知型數據緩存管理方法，基于FTL映射機制，重新設計了緩存管理策略，通過FTL mapping為緩存層的數據節點提供了底層塊狀態的感知信息，對閃存塊的頁狀態進行標記，可以充分在進行數據更新時，利用閃存塊的頁狀態表作為緩存寫回的篩選依據，從而盡可能減少由于奇偶對稱性導致的頁搬遷存儲空間的損耗，極大地提高了SSD中Free Space的利用率，并且由于擴大了閃存可用存儲空間，可以充分減少內部的垃圾回收，間接延長了SSD的使用壽命。

技術領域

本發明涉及存儲系統技術領域，特別涉及一種基于MLC奇偶對稱性的可感知型數據緩存管理方法。

背景技術

MLC(Multiple Level Cell)類型的NAND FLASH芯片相比于SLC(Single LevelCell)具有相對存儲容量大，成本低等主要優點，原因在于對于同樣面積的一個存儲單元，SLC只能存儲1bit的數據，而MLC可以存儲2bit的數據，所以在相同面積的LUN/DIE上，MLC類型的NAND FLASH容量就肯定會大于SLC類型的NAND FLASH。但與此同時，對于每一個存儲單元的電子劃分地越多時，在寫入的過程中控制進入浮柵極的電子個數就會要求得更加精細，因此寫操作所需要的完成時間會變長；并且，相比于SLC，由于MLC相鄰編程電壓之間的距離遠小于SLC，其中相同的FLASH面積中MLC相鄰兩個參考電壓(VT)之間間隔變小，這導致了MLC在編程時更容易受到干擾，在對FG(Float Gate)編程的過程中，由于編程頁和非編程頁之間存在一定的電壓差，所以很可能會對其他的FG造成耦合干擾，導致存儲數據的錯誤。因此，MLC中就有even bit line和odd bit line的特殊位線結構，用以避免這種相鄰位線之間編程的耦合干擾。同一個word line上的所有even bit line的存儲數據是一個evenpage，而所有odd bit line上的存儲數據是一個odd page。

Free space是影響閃存存儲系統性能的重要因素之一。MLC相比于SLC有著充裕的Free space可以為上層的I/O請求實時地提供存儲空間，但是基于NAND FLASH的閃存都會因為浮動門場效應晶體管(FG)有限的耐磨性而具有使用壽命的限制條件，并且MLC的耐用性比SLC會更差，隨著SSD的不斷使用，最終Free space會不斷趨近于0，從而整塊SSD都無法正常使用。Free space另一個重要的作用就是可以間接影響垃圾回收(Garbagecollection)的觸發幾率。

此外，在MLC類型的閃存中，當觸發垃圾回收操作時，由于擦除目標塊可能存在有效數據，因此需要利用COPYBACK高級功能命令來進行不同分組plane間塊內數據的高效搬遷過程。而這個過程中，會由于MLC的even bit line和odd bit line結構限制，有奇偶對稱性的搬遷限制，也就是同一個word line上的所有even bit line數據都只能拷貝至另一個word line上的even bit line，所有odd bit line數據只能拷貝至另一個word line上的odd bit line，這就是MLC的奇偶對稱性。另外，MLC類型的閃存進行PROGRAM操作時，在塊內需要遵循Sequence Program的限制，也就是當在某一個塊內進行數據的寫入時，是需要從塊內第一個page開始寫入，然后順序地往后面位置的page依次寫入，而無法像SLC閃存可以實現塊內的隨機位置寫入。所以，當發生塊間的數據搬遷時，可能由于奇偶限制的原因，會有頁浪費的現象產生，此時當發生某一個塊的even page數據需要拷貝時，若此時目標塊的最低可用page是odd page，則必須往后一個even page拷貝數據，所以會導致這種頁浪費的存儲空間損耗。極端情況下，甚至可能會導致50％可用存儲空間的浪費。

因此，基于上述的這種奇偶對稱導致的頁浪費損耗，亟須設計一種基于MLC奇偶對稱性的可感知型緩存管理方法，針對這種頁浪費現象進行優化，從存儲效率和內部系統架構優化上提高閃存存儲系統的整體性能。

發明內容