[發明專利]帶有腔室的上下堆疊式多芯片封裝結構及其制作方法

在審

• 申請號: 201810909259.6
• 申請日: 2018-08-10
• 公開（公告）號: CN108831881A
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 付偉
• 申請（專利權）人: 付偉
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/538;H01L21/52
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 沈曉敏

1.一種帶有腔室的上下堆疊式多芯片封裝結構，其特征在于，包括：

封裝基板，具有相對設置的基板上表面及基板下表面，所述封裝基板具有腔室；

功能芯片，設置于所述腔室內，所述功能芯片具有相對設置的第一上表面及第一下表面，所述第一上表面與所述基板上表面位于同側，且所述第一上表面具有若干第一電極；

濾波器芯片，設置于所述封裝基板的上方，所述濾波器芯片具有相對設置的第二上表面及第二下表面，所述第二下表面與所述基板上表面面對面設置，且所述第二下表面具有若干第二電極；

若干互連結構，用于導通若干第一電極及若干第二電極。

2.根據權利要求1所述的多芯片封裝結構，其特征在于，所述濾波器芯片位于所述腔室的上方，若干第一電極與若干第二電極面對面設置。

3.根據權利要求1所述的多芯片封裝結構，其特征在于，所述基板下表面的一側具有若干外部引腳，所述封裝基板具有若干通孔，所述互連結構通過所述通孔而導通所述第一電極、所述第二電極及所述外部引腳。

4.根據權利要求3所述的多芯片封裝結構，其特征在于，所述通孔與所述第二電極相互間隔分布。

5.根據權利要求3所述的多芯片封裝結構，其特征在于，所述互連結構包括金屬柱、焊錫及電鍍層結構，所述金屬柱連接于所述第二電極的下方，所述電鍍層結構導通所述第一電極，且所述電鍍層結構通過所述通孔延伸至所述封裝基板的下方而導通所述外部引腳，所述焊錫用于導通所述金屬柱及所述電鍍層結構。

6.根據權利要求5所述的多芯片封裝結構，其特征在于，所述電鍍層結構包括相互導通的上重布線層、中間布線層及下重布線層，所述上重布線層位于所述封裝基板的上方并導通所述第一電極，所述下重布線層位于所述封裝基板的下方并導通所述外部引腳，所述中間布線層包括相連的位于所述基板上表面的第一電鍍層、位于所述通孔內壁的第二電鍍層及位于所述基板下表面的第三電鍍層，所述第一電鍍層連接所述上重布線層，所述第三電鍍層連接所述下重布線層。

7.根據權利要求6所述的多芯片封裝結構，其特征在于，所述上重布線層與基板上表面、第一上表面之間設置有第一絕緣層，所述多芯片封裝結構還包括圍堰，所述圍堰與所述第二下表面、所述第一絕緣層的上表面相互配合而圍設形成空腔。

8.根據權利要求7所述的多芯片封裝結構，其特征在于，所述圍堰包括位于若干第二電極內側的第一圍堰及位于若干第二電極外側的第二圍堰，所述第一圍堰與所述第二下表面、所述第一絕緣層的上表面相互配合而圍設形成空腔，所述第二圍堰朝遠離所述第一圍堰的方向延伸直至所述第二圍堰的外側緣與所述封裝基板的外側緣齊平，且所述第二圍堰暴露出所述通孔。

9.根據權利要求8所述的多芯片封裝結構，其特征在于，所述多芯片封裝結構還包括位于所述封裝基板遠離所述基板下表面的一側的第一塑封層，所述第一塑封層同時包覆所述第二圍堰暴露在外的上表面區域及所述濾波器芯片，且所述第一塑封層填充所述通孔。

10.根據權利要求6所述的多芯片封裝結構，其特征在于，所述多芯片封裝結構包括連接所述第三電鍍層的第一下重布線層、位于所述第一下重布線層及所述基板下表面之間的第二絕緣層、包覆所述第二絕緣層及所述第一下重布線層的第三絕緣層、經過所述第三絕緣層的孔洞導通所述第一下重布線層并往所述第三絕緣層的下表面方向延伸的第二下重布線層以及包覆所述第三絕緣層及所述第二下重布線層的第四絕緣層，所述外部引腳連接所述第二下重布線層，且所述第四絕緣層暴露所述外部引腳。

11.根據權利要求1所述的多芯片封裝結構，其特征在于，所述功能芯片與所述腔室的間隙、所述基板下表面及所述第一下表面設置有第二塑封層，所述第一上表面與所述基板上表面齊平。