[發明專利]高帶寬存儲系統

在審

• 申請號: 201810908900.4
• 申請日: 2018-08-10
• 公開（公告）號: CN109508306A
• 公開（公告）日: 2019-03-22
• 發明（設計）人: 克里希納·T·馬拉迪;鄭宏忠
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 劉培培;黃隸凡

一種高帶寬存儲(HBM)系統包括高帶寬存儲裝置及邏輯電路。所述邏輯電路包括耦合到主機裝置的第一接口及耦合到所述高帶寬存儲裝置的第二接口。所述邏輯電路通過所述第一接口從所述主機裝置接收第一命令并將所接收的第一命令轉換成第一存儲器內處理(PIM)命令，所述第一存儲器內處理命令通過所述第二接口發送到所述高帶寬存儲裝置。所述第一存儲器內處理命令的完成具有確定的延遲。所述邏輯電路還通過所述第一接口從所述主機裝置接收第二命令并將所接收的第二命令轉換成第二存儲器內處理命令，所述第二存儲器內處理命令通過所述第二接口發送到所述高帶寬存儲裝置。所述第二存儲器內處理命令的完成具有不確定的延遲。

[相關申請的交叉參考]

本專利申請主張在2017年9月14日提出申請的美國臨時專利申請第62/558,726號的優先權、在2017年9月14日提出申請的臨時專利申請第62/558,732號的優先權以及在2017年9月14日提出申請的臨時專利申請第62/558,741號的優先權，所述各臨時專利申請的公開內容全文并入本申請供參考。

技術領域

本文所公開的主題大體來說涉及高帶寬存儲(HBM)系統，且更具體來說，涉及一種能夠在存儲器操作中進行確定的處理及不確定的處理以與主機裝置接口的系統及協議。

背景技術

新興應用(比如，深度神經網絡)使用大規模的計算及存儲能力來對不同的數據集進行訓練并以高的準確性進行學習。此外，隨著應用(比如，高性能計算(high-performancecomputing，HPC)、圖形算法等)變為數據及計算密集型的，能量效率及低延遲成為關鍵特性。存儲器內處理(processing in memory，PIM)能夠通過在動態隨機存取存儲器(dynamicrandom access memory，DRAM)邏輯裸片上排程復雜的操作來解決這些挑戰，從而以較低功率技術進程提供額外的計算能力，且還更靠近數據所在的位置。

發明內容

一個示例性實施例提供一種高帶寬存儲(high-bandwidth memory，HBM)系統，所述高帶寬存儲系統可包括高帶寬存儲裝置以及邏輯電路。所述邏輯電路可包括能夠耦合到主機裝置的第一接口及耦合到所述高帶寬存儲裝置的第二接口，其中所述邏輯電路可能夠通過所述第一接口從所述主機裝置接收第一命令并將所接收的所述第一命令轉換成第一存儲器內處理(PIM)命令，所述第一存儲器內處理命令通過所述第二接口發送到所述高帶寬存儲裝置，其中所述第一存儲器內處理命令的完成可具有確定的延遲。所述邏輯電路還可通過所述第一接口從所述主機裝置接收第二命令并將所接收的所述第二命令轉換成第二存儲器內處理命令，所述第二存儲器內處理命令通過所述第二接口發送到所述高帶寬存儲裝置，其中所述第二存儲器內處理命令的完成可具有不確定的延遲。響應于從所述主機裝置接收到所述第一命令，所述邏輯電路可控制所述高帶寬存儲裝置對所述高帶寬存儲裝置的信道中的至少一個所選擇存儲體進行預充電。所述邏輯電路從所述主機裝置接收到所述第一命令的時刻與所述高帶寬存儲系統準備好從所述主機裝置接收另一命令的時刻之間的時間可為確定的。

另一個示例性實施例提供一種高帶寬存儲(HBM)系統，所述高帶寬存儲系統可包括高帶寬存儲裝置以及邏輯電路。所述邏輯電路可包括第一接口、第二接口及事務總線，所述第一接口包括能夠耦合到主機裝置的命令/地址總線及能夠耦合到所述主機裝置的數據總線，所述第二接口耦合到所述高帶寬存儲裝置，所述事務總線能夠耦合到主機裝置。所述邏輯電路可能夠通過所述第一接口從所述主機裝置接收第一命令并將所接收的所述第一命令轉換成第一存儲器內處理(PIM)命令，所述第一存儲器內處理命令通過所述第二接口發送到所述高帶寬存儲裝置，其中所述第一存儲器內處理命令的完成可具有不確定的延遲。當所述第一存儲器內處理命令已完成時，所述邏輯電路可通過所述事務總線向所述主機裝置發送指示。所述邏輯電路通過所述數據總線從所述主機裝置接收與所述第一命令對應的第一命令分組，且從所述主機裝置接收到所述第一命令的時刻與所述高帶寬存儲系統準備好從所述主機裝置接收另一命令的時刻之間的時間可為不確定的。