[發(fā)明專利]用于模擬人工智能芯片的數(shù)據(jù)處理的方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201810906709.6
• 申請(qǐng)日: 2018-08-10
• 公開（公告）號(hào): CN110825438B
• 公開（公告）日: 2022-07-19
• 發(fā)明（設(shè)計(jì)）人: 柳嘉強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 北京百度網(wǎng)訊科技有限公司;昆侖芯（北京）科技有限公司
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38
• 代理公司: 北京英賽嘉華知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11204
• 代理人: 王達(dá)佐;馬曉亞

本申請(qǐng)實(shí)施例公開了用于模擬人工智能芯片的數(shù)據(jù)處理的方法和裝置。該人工智能芯片包括至少一個(gè)模塊，該方法的一具體實(shí)施方式包括：獲取待處理的比特組序列和人工智能芯片的硬件規(guī)范信息，其中，硬件規(guī)范信息包括指令解析規(guī)則、支持的指令集合、指令集合中的指令涉及的模塊的模塊信息。根據(jù)指令解析規(guī)則從比特組序列中解析出至少一個(gè)指令。對(duì)于至少一個(gè)指令中的指令，根據(jù)該指令涉及的模塊的模塊信息預(yù)測(cè)該指令的模擬結(jié)束時(shí)間，響應(yīng)于檢測(cè)到當(dāng)前模擬時(shí)間到達(dá)該指令的模擬結(jié)束時(shí)間，模擬執(zhí)行該指令。該實(shí)施方式能夠模擬人工智能芯片內(nèi)部的時(shí)序，根據(jù)時(shí)序決定執(zhí)行每條指令的順序，增加模擬器運(yùn)行結(jié)果與芯片運(yùn)行結(jié)果的一致性。

技術(shù)領(lǐng)域

本申請(qǐng)實(shí)施例涉及計(jì)算機(jī)技術(shù)領(lǐng)域，具體涉及用于模擬人工智能芯片的數(shù)據(jù)處理的方法和裝置。

背景技術(shù)

模擬器的作用是在芯片正式流片之前，替代硬件芯片，用于驗(yàn)證處理器設(shè)計(jì)功能的完善性(滿足預(yù)期應(yīng)用的需求)、實(shí)現(xiàn)的正確性(代碼是否符合設(shè)計(jì)預(yù)期)。并用于軟件棧的開發(fā)和上層應(yīng)用性能的優(yōu)化。

綜上，模擬器需要在功能和性能兩方面模擬芯片的行為。功能方面，在給定輸入程序的情況下，模擬器的運(yùn)行結(jié)果和芯片的運(yùn)行結(jié)果必須一致。性能方面，模擬器需要輸出芯片運(yùn)行一段給定程序需要的時(shí)間(通常用周期數(shù)表示)。

現(xiàn)有的模擬器通常需要模擬每條指令執(zhí)行過(guò)程中每個(gè)周期流水線上傳輸?shù)臄?shù)據(jù)，并且僅僅是簡(jiǎn)單的逐條指令執(zhí)行，未考慮指令的時(shí)序因素。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提出了用于模擬人工智能芯片的數(shù)據(jù)處理的方法和裝置。

第一方面，本申請(qǐng)實(shí)施例提供了一種用于模擬人工智能芯片的數(shù)據(jù)處理的方法，其中，人工智能芯片包括至少一個(gè)模塊，方法包括：獲取待處理的比特組序列和人工智能芯片的硬件規(guī)范信息，其中，硬件規(guī)范信息包括指令解析規(guī)則、支持的指令集合、指令集合中的指令涉及的模塊的模塊信息。根據(jù)指令解析規(guī)則從比特組序列中解析出至少一個(gè)指令。對(duì)于至少一個(gè)指令中的指令，根據(jù)該指令涉及的模塊的模塊信息預(yù)測(cè)該指令的模擬結(jié)束時(shí)間，響應(yīng)于檢測(cè)到當(dāng)前模擬時(shí)間到達(dá)該指令的模擬結(jié)束時(shí)間，模擬執(zhí)行該指令。

在一些實(shí)施例中，模塊信息包括以下至少一項(xiàng)：模塊之間的互聯(lián)信息、模塊的硬件結(jié)構(gòu)信息以及模塊之間交互的協(xié)議信息。

在一些實(shí)施例中，模擬執(zhí)行該指令，包括：調(diào)用預(yù)設(shè)的函數(shù)來(lái)模擬該指令的功能。

在一些實(shí)施例中，模擬執(zhí)行該指令，包括：將該指令寫入共享隊(duì)列；從共享隊(duì)列中取出該指令，以及調(diào)用預(yù)設(shè)的函數(shù)來(lái)模擬該指令的功能。

在一些實(shí)施例中，根據(jù)該指令涉及的模塊的模塊信息預(yù)測(cè)該指令的模擬結(jié)束時(shí)間，包括：根據(jù)該指令涉及的模塊的模塊信息模擬該指令被執(zhí)行的過(guò)程。根據(jù)模擬該指令被執(zhí)行的過(guò)程確定該指令的完成時(shí)間。根據(jù)當(dāng)前模擬時(shí)間和完成時(shí)間確定該指令的模擬結(jié)束時(shí)間。

在一些實(shí)施例中，根據(jù)模擬該指令被執(zhí)行的過(guò)程確定該指令的完成時(shí)間，包括：根據(jù)該指令所涉及的模塊的硬件結(jié)構(gòu)信息確定該指令所涉及的模塊的內(nèi)部處理時(shí)間。根據(jù)該指令所涉及的模塊的模塊之間交互的協(xié)議信息將該指令執(zhí)行過(guò)程中各模塊之間的交互分解為多次事務(wù)，以及確定事務(wù)涉及的流水線的時(shí)間和排隊(duì)的時(shí)間。根據(jù)該指令所涉及的模塊的內(nèi)部處理時(shí)間、指令執(zhí)行過(guò)程中事務(wù)涉及的流水線時(shí)間、排隊(duì)的時(shí)間確定該指令的完成時(shí)間。

第二方面，本申請(qǐng)實(shí)施例提供了一種用于模擬人工智能芯片的數(shù)據(jù)處理的裝置，其中，人工智能芯片包括至少一個(gè)模塊，裝置包括：獲取單元，被配置成獲取待處理的比特組序列和人工智能芯片的硬件規(guī)范信息，其中，硬件規(guī)范信息包括指令解析規(guī)則、支持的指令集合、指令集合中的指令涉及的模塊的模塊信息。解析單元，被配置成根據(jù)指令解析規(guī)則從比特組序列中解析出至少一個(gè)指令。模擬單元，被配置成對(duì)于至少一個(gè)指令中的指令，根據(jù)該指令涉及的模塊的模塊信息預(yù)測(cè)該指令的模擬結(jié)束時(shí)間，響應(yīng)于檢測(cè)到當(dāng)前模擬時(shí)間到達(dá)該指令的模擬結(jié)束時(shí)間，模擬執(zhí)行該指令。