[發(fā)明專利]一種集成SBD的SiC UMOSFET的結(jié)構(gòu)及制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201810886286.6
• 申請(qǐng)日: 2018-08-06
• 公開(kāi)（公告）號(hào): CN109065540A
• 公開(kāi)（公告）日: 2018-12-21
• 發(fā)明（設(shè)計(jì)）人: 申占偉;張峰;閆果果;溫正欣;劉興昉;趙萬(wàn)順;王雷;孫國(guó)勝;曾一平
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院半導(dǎo)體研究所
• 主分類號(hào): H01L27/07
• 分類號(hào): H01L27/07;H01L29/06;H01L21/82
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周天宇

1.一種集成SBD的SiC UMOSFET，包括：

SiC n++型襯底(10)；

至少一個(gè)外延層，其外延生長(zhǎng)在所述SiC n++型襯底(10)上，所述外延層包括n+緩沖層(20)，n-漂移層(30)以及n型電流傳輸層(40)；

p+型埋層(50)，其浮空于所述n型電流傳輸層(40)中；

有源區(qū)，其注入所述n型電流傳輸層(40)中和外延生長(zhǎng)在所述n型電流傳輸層(40)上，所述有源區(qū)包括p型溝道層(60)、p++型基區(qū)層(61)、n++型源區(qū)導(dǎo)電層(70)、主溝槽(80)、主溝槽(80’)、源電極金屬接觸(93)、漏電極金屬接觸(94)、肖特基金屬接觸(95)以及源區(qū)金屬焊盤(81)。

2.根據(jù)權(quán)利要求1所述的集成SBD的SiC UMOSFET的結(jié)構(gòu)，其中：所述主溝槽(80)和主溝槽(80’)具有同樣的深度，該主溝槽(80)穿過(guò)p++型基區(qū)層(61)并進(jìn)入n型電流傳輸層(40)內(nèi)，該主溝槽(80’)穿過(guò)p型溝道層(60)并進(jìn)入n型電流傳輸層(40)內(nèi)，該主溝槽(80)底部和該主溝槽(80’)底部距離所述p+型埋層(50)頂部0.2-2μm。

3.根據(jù)權(quán)利要求1所述的集成SBD的SiC UMOSFET的結(jié)構(gòu)，其中，所述主溝槽(80)、主溝槽(80’)與p+型埋層(50)之間的位置關(guān)系為：

所述主溝槽(80)和主溝槽(80’)的槽底部對(duì)準(zhǔn)相鄰p+型埋層(50)之間n型電流傳輸層的正上部；或者

所述主溝槽(80)和主溝槽(80’)的槽底部位于p+型埋層(50)中央的正上部；或者

所述主溝槽(80)和主溝槽(80’)的溝槽槽角位于p+型埋層(50)中央的正上部。

4.根據(jù)權(quán)利要求1所述的集成SBD的SiC UMOSFET的結(jié)構(gòu)，其中：所述源電極金屬接觸(93)設(shè)置于所述n++型源區(qū)導(dǎo)電層(70)和所述p++型基區(qū)層(61)的表面，所述漏電極金屬接觸(94)設(shè)置于所述SiC n++型襯底(10)的背面，所述肖特基金屬接觸(95)設(shè)置于所述主溝槽(80)底部的n型電流傳輸層(40)的表面。

5.根據(jù)權(quán)利要求1所述的集成SBD的SiC UMOSFET的結(jié)構(gòu)，其中：所述源區(qū)金屬焊盤(81)完全覆蓋所述主溝槽(80)、所述主溝槽(80)臨近臺(tái)面及內(nèi)絕緣物質(zhì)(92)，并與所述源電極金屬接觸(93)和所述肖特基金屬接觸(95)電連通，并通過(guò)內(nèi)絕緣物質(zhì)(92)與柵電極接觸(91)隔離。

6.一種集成SBD的SiC UMOSFET的制備方法，包括：

步驟1：在SiC n++型襯底(10)自下而上依次外延生長(zhǎng)n+緩沖層(20)、n-漂移層(30)和n型電流傳輸層(40)；

步驟2：在所述n型電流傳輸層(40)中制作p+型埋層(50)；

步驟3：依次通過(guò)注入或外延形成p型溝道層(60)、p++型基區(qū)層(61)和n++型源區(qū)導(dǎo)電層(70)；

步驟4：制作溝槽結(jié)構(gòu)和多晶硅柵槽；

步驟5：制作源電極金屬接觸(93)、漏電極金屬接觸(94)和肖特基金屬接觸(95)；

步驟6：制作源區(qū)金屬焊盤(81)。

7.根據(jù)權(quán)利要求6所述的制備方法，在步驟4中，制作溝槽結(jié)構(gòu)和多晶硅柵槽，使得所述主溝槽(80)和主溝槽(80’)穿過(guò)所述p++型基區(qū)層(61)和所述p型溝道層(60)底部并進(jìn)入所述n型電流傳輸層(40)內(nèi)，所述主溝槽(80)和主溝槽(80’)的槽底部對(duì)準(zhǔn)相鄰p+型埋層(50)之間n型電流傳輸層的正上部，所述主溝槽(80)和主溝槽(80’)的底部距離p+型埋層頂部0.2-2μm。

8.根據(jù)權(quán)利要求6所述的制備方法，在步驟4中，制作溝槽結(jié)構(gòu)和多晶硅柵槽，使得所述主溝槽(80)和主溝槽(80’)穿過(guò)所述p++型基區(qū)層(61)和所述p型溝道層(60)底部并進(jìn)入所述n型電流傳輸層(40)內(nèi)，所述主溝槽(80)和主溝槽(80’)的槽底部位于所述p+型埋層(50)中央的正上部，所述主溝槽(80)和主溝槽(80’)的底部距離p+型埋層頂部0.2-2μm。