[發(fā)明專利]一種基于FPGA的多路串口管理裝置及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201810878176.5
• 申請(qǐng)日: 2018-08-03
• 公開（公告）號(hào): CN108763120A
• 公開（公告）日: 2018-11-06
• 發(fā)明（設(shè)計(jì)）人: 高計(jì)豐;曾清祺;陳傳前
• 申請(qǐng)（專利權(quán)）人: 福建星網(wǎng)智慧科技股份有限公司
• 主分類號(hào): G06F13/20
• 分類號(hào): G06F13/20
• 代理公司: 福州市鼓樓區(qū)京華專利事務(wù)所(普通合伙) 35212
• 代理人: 林云嬌

1.一種基于FPGA的多路串口管理裝置，其特征在于：包括一FPGA、一外部選擇器、一第一串行接口、一TTL電平轉(zhuǎn)換芯片以及一CPU組；所述外部選擇器以及CPU組均與所述FPGA連接；所述TTL電平轉(zhuǎn)換芯片的一端與所述第一串行接口連接，另一端與所述FPGA連接。

2.如權(quán)利要求1所述的一種基于FPGA的多路串口管理裝置，其特征在于：所述FPGA包括一第二串行接口、一第三串行接口組、一撥碼值讀取接口、一譯碼器以及一I2C接口；所述第二串行接口的一端與所述TTL電平轉(zhuǎn)換芯片連接，另一端與所述譯碼器連接；所述第三串行接口組的一端與所述譯碼器連接，另一端與所述CPU組連接；所述撥碼值讀取接口的輸入端與所述外部選擇器連接，輸出端與所述CPU組連接；所述I2C接口與所述CPU組連接。

3.如權(quán)利要求2所述的一種基于FPGA的多路串口管理裝置，其特征在于：所述譯碼器上設(shè)有一第一寄存器、一第二寄存器以及一第三寄存器。

4.如權(quán)利要求1所述的一種基于FPGA的多路串口管理裝置，其特征在于：所述外部選擇器為撥碼開關(guān)、波段開關(guān)或者微動(dòng)開關(guān)。

5.如權(quán)利要求1所述的一種基于FPGA的多路串口管理裝置，其特征在于：所述第一串行接口為RS232接口。

6.如權(quán)利要求1所述的一種基于FPGA的多路串口管理裝置，其特征在于：所述TTL電平轉(zhuǎn)換芯片為TTL232芯片。

7.如權(quán)利要求1所述的一種基于FPGA的多路串口管理裝置，其特征在于：所述CPU組包括一主CPU以及復(fù)數(shù)個(gè)輔CPU；所述主CPU以及輔CPU均與所述FPGA連接。

8.一種基于FPGA的多路串口管理方法，其特征在于：所述方法需使用如權(quán)利要求1至7任一所述的的管理裝置，所述方法包括根據(jù)外部選擇器進(jìn)行串口選通，包括如下步驟：

步驟S1、FPGA給第三寄存器賦第一初始值；

步驟S2、撥動(dòng)外部選擇器選擇需要通信的串口；

步驟S3、撥碼值讀取接口讀取外部選擇器的電平信號(hào)，并對(duì)外部選擇器的電平信號(hào)進(jìn)行去抖動(dòng)處理，并判斷外部選擇器的電平信號(hào)是否有效，若有效，則進(jìn)入步驟S6；若無(wú)效，將第三寄存器的值加一，并進(jìn)入步驟S4；

步驟S4、判斷第三寄存器的值是否超過(guò)設(shè)定的閾值，若未超過(guò)，則進(jìn)入步驟S2；若超過(guò)，則給第三寄存器賦第一初始值，生成錯(cuò)誤事件，并進(jìn)入步驟S5；

步驟S5、錯(cuò)誤事件上報(bào)主CPU，并結(jié)束流程；

步驟S6、將外部選擇器的電平信號(hào)傳送至譯碼器，譯碼器將電平信號(hào)轉(zhuǎn)換為需選通的串口序號(hào)，并將需選通的串口序號(hào)存儲(chǔ)至第一寄存器中；同時(shí)，將通信信號(hào)切換至對(duì)應(yīng)序號(hào)的串口，判斷該串口是否正常通信，若外部物理串口與所切換的內(nèi)部串口正常通信，通信完成后結(jié)束流程；若無(wú)法正常通信，生成錯(cuò)誤事件，則進(jìn)入步驟S5。

9.如權(quán)利要求8所述的一種基于FPGA的多路串口管理方法，其特征在于：所述方法還包括后臺(tái)輪詢當(dāng)前非活動(dòng)串口，包括如下步驟：

步驟S10、FPGA給第二寄存器賦第二初始值，并判斷第二寄存器的值與第一寄存器的值是否相等，若不相等，則向當(dāng)前輪詢的串口發(fā)送查詢指令，并進(jìn)入步驟S20；若相等，則進(jìn)入步驟S30；

步驟S20、FPGA判斷當(dāng)前輪詢的串口的返回內(nèi)容，若返回內(nèi)容為命令正確應(yīng)答，則進(jìn)入步驟S30；若未返回命令正確應(yīng)答，則向主CPU發(fā)送INT中斷，向主CPU以及當(dāng)前活動(dòng)的串口報(bào)告當(dāng)前輪詢的串口故障；

步驟S30、FPGA將第二寄存器值加一，并判斷第二寄存器值是否超過(guò)總串口數(shù)，若超過(guò)，則進(jìn)入步驟S10；

若未超過(guò)，則判斷第一寄存器的值是否發(fā)生改變，若發(fā)生改變，則進(jìn)入步驟S10；若未發(fā)生改變，則結(jié)束流程。