[發明專利]每位多單元的非易失性存儲器單元

有效

• 申請號: 201810875371.2
• 申請日: 2018-08-03
• 公開（公告）號: CN109841629B
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 陳志欣;賴宗沐;王世辰
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

本發明公開了一種每位多單元的NVM單元，其半導體基底，具有被溝槽隔離區域分開的第一、第二和第三OD區域，彼此平行并沿第一方向延伸，第一OD區域位于第二和第三OD區域之間。選擇晶體管和字線晶體管設置在第一OD區域上。多個串聯的浮置柵極晶體管設置在選擇晶體管和字線晶體管之間，并設置在第一OD區域上。各浮置柵極晶體管包括第一浮置柵極延伸部，沿第二方向朝向第二OD區域延伸并與第二OD區域中的擦除柵極區域相鄰。各浮置柵極晶體管包括第二浮置柵極延伸部，沿第二方向朝向第三OD區域延伸，電容耦合到第三OD區域中的控制柵極區域。

技術領域

本發明涉及半導體存儲器技術領域，特別涉及一種單層多晶硅(single-poly)、每位多單元(multi-cell per bit)的非易失性存儲器(nonvolatile memory，NVM)器件。

背景技術

非易失性存儲器被廣泛應用在各種電子裝置，因為即使沒有電力供應，它也可以保留已儲存的數據數據。根據編程次數的限制，非易失性存儲器分為多次可編程(MTP)存儲器和一次性可編程(OTP)存儲器。MTP是可多次讀和寫的。通常MTP具有用于寫入和讀取數據的單個電荷存儲區(即1位1存儲器單元或1cell/bit)。

現有技術的非易失性存儲器單元包括用于存儲例如電子的電荷的一個浮置柵極晶體管，以及用于使浮置柵極晶體管能夠執行相應操作的一個或兩個選擇晶體管。浮置柵極可以通過用于編程操作和擦除操作的耦合器件來控制。晶體管的狀態由捕獲于浮動柵極的電荷來定義。

非易失性存儲器的一個重要特性是數據保留，它被定義為寫入數據在足夠程度下持續存在于浮置柵極的時間。通常，導致電荷從浮置柵極消失的泄漏電流應該足夠小以使在幾年(例如十年)的時間內存儲器可以保持使用而不需要重新寫入。

但是，隨著器件尺寸不斷縮小，使得柵極氧化層變得越來越薄。由于電子從浮置柵極到基底的隧穿效應，薄的柵極氧化層會惡化浮置柵極處的電荷損失。重復的編程(PGM)/擦除(ERS)操作也會損害存儲器的可靠性。隨著重寫周期的次數超過一預定的范圍，編程和擦除狀態之間的差異將變得太小而無法被識別，導致耐久性故障(endurance failure)。因此，所述技術領域仍需要改良的非易失性存儲器，使其具備更佳的數據保持特性。

發明內容

本發明的主要目的是提供一種改良的單層多晶硅、每位多單元的非易失性存儲器單元，其具有串聯的存儲單元(storage cell)和較小的存儲器單元面積。

根據本發明一實施例公開的一種每位多單元的非易失性存儲器(NVM)單元，包括半導體基底，包括通過溝槽隔離區域彼此分開的第一氧化物界定(OD)區域、第二氧化物界定(OD)區域和第三氧化物界定(OD)區域，其中第一、第二和第三OD區域彼此平行并沿第一方向延伸，第一OD區域位于第二OD區域和第三OD區域之間。選擇晶體管設置在第一OD區域上。字線晶體管設置在第一OD區域上。多個串聯連接的單層多晶硅浮置柵極晶體管設置在選擇晶體管和字線晶體管之間。單層多晶硅浮置柵極晶體管設置在第一OD區域上。每個單層多晶硅浮置柵極晶體管包括沿第二方向連續地朝向第二OD區域延伸并且與設置在第二OD區域中的擦除柵極區域相鄰的第一浮置柵極延伸部。每個單層多晶硅浮置柵極晶體管包括沿第二方向連續地朝向第三OD區域延伸的第二浮置柵極延伸部。第二浮置柵極延伸部電容耦合到第三OD區域中的控制柵極區域。

為讓本發明的上述目的、特征及優點能更明顯易懂，下文特舉優選實施方式，并配合附圖詳細說明。但是，如下的優選實施方式與附圖僅供參考與說明用，并非用來對本發明加以限制。

附圖說明

圖1繪示出根據本發明的一個實施例的單層多晶硅、每位多單元的非易失性存儲器(NVM)單元的示例性布局平面圖；

圖2是沿著圖1的切線I-I’截取的剖面示意圖；

圖3是沿著圖1中的切線II-II’截取的剖面示意圖；