[發明專利]數據處理裝置及直接存儲器訪問方法

在審

• 申請號: 201810875304.0
• 申請日: 2018-08-03
• 公開（公告）號: CN110795372A
• 公開（公告）日: 2020-02-14
• 發明（設計）人: 吳漢;張亞輝;楊澤鵬
• 申請（專利權）人: 揚智科技股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 31100 上海專利商標事務所有限公司
• 代理人: 胡林嶺

一種數據處理裝置及直接存儲器訪問方法。數據處理裝置包括中央處理器(CPU)、直接存儲器訪問(DMA)控制器及存儲模塊。CPU提供第一訪問信息以及第二訪問信息。存儲模塊包括輸入緩沖區、第一暫存區、第二暫存區及輸出緩沖區。包括多個數據段的特定數據存儲在輸入緩沖區。數據段當中包括數據被分散存儲在不同的輸入緩沖區的特定數據段。DMA控制器依據第一訪問信息分別將位于對應的輸入緩沖區中且非為特定數據段的數據段傳輸至對應的輸出緩沖區。CPU將特定數據段從不同的輸入緩沖區中復制到第一暫存區，DMA控制器依據第二訪問信息將位于第一暫存區中的特定數據段傳輸至第二暫存區，且CPU將位于第二暫存區中的特定數據段分別復制至不同的輸出緩沖區。

技術領域

本發明是有關于一種數據處理的技術，且特別是有關于一種數據處理裝置及直接存儲器訪問方法。

背景技術

在傳統數據處理裝置的設計結構中，中央處理器(Central Processing Unit；CPU)需承擔將數據從存儲器搬運到輸入輸出(I/O)設備、或將數據在內存之間搬運的任務。也就是說，在系統運行時，在I/O設備和存儲器之間或內存之間的數據傳輸必須由CPU主動進行。然而，在這個時間中，CPU將無法執行其他的工作，因而影響了整個系統的效率。直接存儲器訪問(Direct Memory Access；DMA)控制器用來在存儲器與I/O設備之間傳輸數據，以分擔CPU對于數據傳輸或數據搬運的重復性工作，讓CPU得以具備更多時間執行其他工作。由于CPU僅需提供DMA控制器執行數據傳輸工作所需的信息，而不需控制DMA控制器進行數據傳輸，也就是說，DMA控制器在數據傳輸的過程中不需要CPU的參與，只會在數據傳輸完成后通知CPU，因而可大幅地提高CPU的利用率以及整體系統的數據傳輸效率。因此，DMA控制器成為輔助CPU的數據傳輸中不可或缺的重要元件。此外，在現今對運算性能要求越來越高的情況下，對數據進行解析、解碼或解密等數據處理的工作較以往容易占用CPU更多的時間與資源，因此現有的DMA控制器更可以依需求取代CPU部分處理功能，例如在傳輸數據的過程中一并執行特定的數據處理，以進一步地減輕CPU的負擔及增加系統整體效益。

惟，DMA控制器對數據處理具備局限性，其僅對具有連續地址的數據能進行數據處理及搬運。當數據放置在存儲器的不同地址中時，DMA控制器可能因為缺乏對數據進行處理所需要的參數，而無法完成完整的數據處理及傳輸。因此，如何在數據處理過程中減少暫存空間、提高DMA控制器的利用率以降低CPU的工作負擔，便成為此領域的重要課題之一。

發明內容

本發明提供一種數據處理裝置及直接存儲器訪問方法，可提高DMA控制器的利用率且降低CPU的工作負擔，以高效地且正確地傳輸數據。

本發明揭露一種數據處理裝置。數據處理裝置包括中央處理器、直接存儲器訪問控制器以及存儲模塊。中央處理器提供多個第一訪問信息以及至少一個第二訪問信息。存儲模塊包括多個輸入緩沖區、第一暫存區、第二暫存區以及多個輸出緩沖區，特定數據存儲在輸入緩沖區，特定數據包括多個數據段，數據段中的至少一個特定數據段被分散存儲在不同的輸入緩沖區。直接存儲器訪問控制器依據每個第一訪問信息分別將位于對應的輸入緩沖區中且非為特定數據段的數據段傳輸至對應的輸出緩沖區。并且，中央處理器將特定數據段從不同的輸入緩沖區中復制到第一暫存區，直接存儲器訪問控制器依據第二訪問信息將位于第一暫存區中的特定數據段傳輸至第二暫存區，并且，中央處理器將位于第二暫存區中的特定數據段分別復制至不同的輸出緩沖區。