[發明專利]一種智能型控制斷電的電路及方法

在審

• 申請號: 201810870329.1
• 申請日: 2018-08-02
• 公開（公告）號: CN109032845A
• 公開（公告）日: 2018-12-18
• 發明（設計）人: 馬晨光
• 申請（專利權）人: 馬晨光
• 主分類號: G06F11/14
• 分類號: G06F11/14;G06F11/07;G06F11/34
• 代理公司: 北京志霖恒遠知識產權代理事務所(普通合伙) 11435
• 代理人: 朱昀

本發明屬于電路斷電技術領域，公開了一種智能型控制斷電的電路及方法，智能型控制斷電的電路包括：供電模塊、電流檢測模塊、電壓檢測模塊、主控模塊、電路監測模塊、斷電測試模塊、告警模塊、顯示模塊。本發明通過斷電測試模塊對智能卡寫數據指令執行過程中的斷電測試以及在數據恢復指令執行過程中的斷電測試，測試覆蓋全面，解決了現有的單指令斷電測試無法檢測在卡片執行數據恢復時斷電保護機制是否正確的問題；同時通過電路監測模塊、告警模塊能夠及時檢測電路故障，并發出警告聲，提醒工作人員做好防護措施。

技術領域

本發明屬于電路斷電技術領域，尤其涉及一種智能型控制斷電的電路及方法。

背景技術

目前，業內常用的現有技術是這樣的:

電路是電流所流經的路徑,或稱電子回路，是由電氣設備和元器件；按一定方式聯接起來。如電阻、電容、電感、二極管、三極管、電源和開關等，構成的網絡。電路規模的大小，可以相差很大，小到硅片上的集成電路，大到高低壓輸電網。根據所處理信號的不同，電子電路可以分為模擬電路和數字電路。然而，現有電路在斷電情況發生時，IC卡片在執行數據恢復過程中若卡片再次斷電，很可能導致卡片數據恢復不完整，甚至出現恢復錯誤，而現有的單指令斷電測試對這種卡片設計缺陷是無法檢測的；同時如果電路故障，無法斷電；則不能及時通知，造成能源浪費。

隨機靜態存儲器(SRAM)是SoC系統中非常重要的一部分，傳統的6管單元由于讀寫操作的可靠性問題決定了其最低工作電壓很難跟隨著制造工藝的前進而繼續縮減下去。

傳統的6T SRAM存儲單元：MP1、MN1與MP2、MN2兩個反相器組成鎖存器，外部寫入的數據存儲在Q或QB，MN3、MN4為開關管，WL為字線，BL、BLB為位線。寫操作時：如果對Q(原狀態為“1”)寫入“0”，首先位線BL與BLB預充電至“1”，然后根據要寫入的數據類型將BL與BLB分別被置為“0”與“1”；再將字線WL置為“1”，使得MN3、MN4兩個開關管導通；Q端從“1”變“0”，QB從“0”變為“1”，寫操作結束。讀操作時(假設Q端存“0”)：首先BL、BLB被預充電到“1”；字線WL拉高為“1”，MN3、MN4兩個開關管導通，BLB保持“1”態，BL慢慢被拉低至“0”，靈敏放大器將BL、BLB之間電壓差放大并將存儲單元的“0”態讀出。

由于器件尺寸不斷縮小與器件工作電壓的不斷降低，使得傳統的6T SRAM單元在穩定性上面臨更大的挑戰。隨著工作電壓的降低，由于傳輸管MN3與MN4的驅動力的降低以及MP1、MN1(或者MP2、MN2)組成的反相器的電壓翻轉點的降低，使得傳統的6T SRAM存儲單元的寫入數據的能力嚴重下降；而VDD的下降，靜態噪聲容限(SNM)也會下降。

綜上所述，現有技術存在的問題是：

現有電路在斷電情況發生時，IC卡片在執行數據恢復過程中若卡片再次斷電，很可能導致卡片數據恢復不完整，甚至出現恢復錯誤，而現有的單指令斷電測試對這種卡片設計缺陷是無法檢測的；同時如果電路故障，無法斷電；則不能及時通知，造成能源浪費。

傳統的6T SRAM存儲單元在工作電壓較高的情況下穩定性與面積成本都能兼顧得到，但是，由于降低功耗的要求驅使，隨著最低工作電壓逐步減小，存儲單元難以被寫入數據或寫入數據失敗，而且隨著VDD的下降，靜態噪聲容限也跟著下降，存儲單元的穩定性在低電壓條件下受到威脅。

在電流、電壓預測過程中，之間的時間和空間相關性是并存的，并且隨著距離的不同而不一樣，文獻考慮了周圍之間的相關性，其余的都未考慮之間的空間相關性，對預測精度必然存在較大的影響，所以預測模型可以進一步完善。

發明內容

針對現有技術存在的問題，本發明提供了一種智能型控制斷電的電路及方法。

本發明是這樣實現的，一種智能型控制斷電的電路，所述智能型控制斷電的電路包括：