[發(fā)明專利]半導(dǎo)體器件及其形成方法有效
| 申請?zhí)枺?/td> | 201810863577.3 | 申請日: | 2018-08-01 |
| 公開(公告)號: | CN110797262B | 公開(公告)日: | 2023-06-13 |
| 發(fā)明(設(shè)計)人: | 周飛 | 申請(專利權(quán))人: | 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78;H01L29/06;H01L29/423 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 100176 北京市*** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 及其 形成 方法 | ||
一種半導(dǎo)體器件及其形成方法,包括:提供基底,基底上具有鰭部,鰭部包括若干層沿基底表面法線方向重疊的第一鰭部層和位于相鄰兩層第一鰭部層之間的第二鰭部層;形成偽柵極結(jié)構(gòu)和位于偽柵極結(jié)構(gòu)兩側(cè)的第一凹槽和第二凹槽;在第一凹槽側(cè)壁形成第一鰭部凹槽;在第二凹槽側(cè)壁形成第二鰭部凹槽,第二鰭部層形成為第二修正鰭部層,第一鰭部凹槽和第二鰭部凹槽位于相鄰第一鰭部層之間,沿鰭部延伸方向上的尺寸第一鰭部凹槽大于第二鰭部凹槽;在第一鰭部凹槽內(nèi)形成第一隔離層;在第二鰭部凹槽內(nèi)形成第二隔離層;形成所述第一隔離層后,在第一凹槽內(nèi)形成漏端摻雜層;形成所述第二隔離層后,在第二凹槽內(nèi)形成源端摻雜層。所述方法提高了半導(dǎo)體器件的性能。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,尤其涉及一種半導(dǎo)體器件及其形成方法。
背景技術(shù)
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展,半導(dǎo)體器件朝著更高的元件密度,以?及更高的集成度的方向發(fā)展。器件作為最基本的半導(dǎo)體器件,目前正被廣泛?應(yīng)用,傳統(tǒng)的平面器件對溝道電流的控制能力變?nèi)酰a(chǎn)生短溝道效應(yīng)而導(dǎo)致?漏電流,最終影響半導(dǎo)體器件的電學(xué)性能。
為了克服器件的短溝道效應(yīng),抑制漏電流,現(xiàn)有技術(shù)提出了鰭式場效應(yīng)?晶體管(Fin?FET),鰭式場效應(yīng)晶體管是一種常見的多柵器件,鰭式場效應(yīng)?晶體管的結(jié)構(gòu)包括:位于半導(dǎo)體襯底表面的鰭部和隔離層,所述隔離層覆蓋?部分所述鰭部的側(cè)壁,且隔離層表面低于鰭部頂部;位于隔離層表面,以及?鰭部的頂部和側(cè)壁表面的柵極結(jié)構(gòu);位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)?和漏區(qū)。
隨著對器件性能不斷提出的更高要求,催生了四面控制的全包圍柵結(jié)構(gòu)?(Gate-all-around)。具有全包圍柵極(Gate-all-around)結(jié)構(gòu)的半導(dǎo)體器件擁有有?效地限制短溝道效應(yīng)(Short?channel?effect)的特殊性能,正是業(yè)界在遵循摩爾定律不斷縮小器件尺寸的革新中所極其渴望的。全包圍柵極結(jié)構(gòu)中的薄硅膜構(gòu)?成的器件溝道被器件的柵極包圍環(huán)繞,而且僅被柵極控制。
然而,現(xiàn)有技術(shù)形成的全包圍柵極結(jié)構(gòu)半導(dǎo)體器件的性能較差。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種半導(dǎo)體器件及其形成方法,以提高全?包圍柵極結(jié)構(gòu)半導(dǎo)體器件的性能。
為解決上述技術(shù)問題,本發(fā)明提供一種半導(dǎo)體器件的形成方法,包括:?提供基底,基底上具有鰭部,鰭部包括若干層沿基底表面法線方向重疊的第?一鰭部層、以及位于相鄰兩層第一鰭部層之間的第二鰭部層;形成橫跨鰭部?的偽柵極結(jié)構(gòu),偽柵極結(jié)構(gòu)覆蓋鰭部的部分頂部表面和部分側(cè)壁表面;形成偽柵極結(jié)構(gòu)后,在偽柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)分別形成第一凹槽和第二凹槽;?去除所述第一凹槽側(cè)壁的部分第二鰭部層,在相鄰兩層第一鰭部層之間形成?第一鰭部凹槽;去除所述第二凹槽側(cè)壁的部分第二鰭部層,在相鄰第一鰭部?層之間形成第二鰭部凹槽,所述第一鰭部凹槽沿鰭部延伸方向的尺寸大于第?二鰭部凹槽沿鰭部延伸方向的尺寸;在第一鰭部凹槽內(nèi)形成第一隔離層,第?一隔離層側(cè)壁與第一凹槽暴露出的第一鰭部層側(cè)壁齊平;在第二鰭部凹槽內(nèi)形成第二隔離層,第一隔離層側(cè)壁與第二凹槽暴露出的第一鰭部層側(cè)壁齊平;?形成所述第一隔離層后,在所述第一凹槽內(nèi)形成漏端摻雜層;形成所述第二?隔離層后,在所述第二凹槽內(nèi)形成源端摻雜層。
可選的,所述第二鰭部凹槽沿鰭部延伸方向的尺寸與第一鰭部凹槽沿鰭?部延伸方向的尺寸比為1:4~5:6。
可選的,所述在形成第一鰭部凹槽的過程中形成所述第二鰭部凹槽。
可選的,所述第一鰭部凹槽和第二鰭部凹槽的形成方法包括:對所述第?一凹槽暴露出的鰭部進行離子摻雜,在第一凹槽側(cè)壁的鰭部內(nèi)形成離子摻雜?區(qū);形成離子摻雜區(qū)后,去除所述第一凹槽暴露出的第二鰭部層內(nèi)的離子摻?雜區(qū)和第二凹槽暴露出的部分第二鰭部層,在第一凹槽側(cè)壁形成第一鰭部凹?槽,在第二凹槽側(cè)壁形成第二鰭部凹槽。
可選的,去除所述第一凹槽暴露出的第二鰭部層內(nèi)的離子摻雜區(qū)和第二?凹槽暴露出的部分第二鰭部層的工藝為刻蝕工藝,所述刻蝕工藝對離子摻雜?區(qū)的刻蝕速率大于對第二鰭部層的刻蝕速率。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810863577.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





