[發明專利]繼電器控制電路

在審

• 申請號: 201810854785.7
• 申請日: 2018-07-30
• 公開（公告）號: CN108987186A
• 公開（公告）日: 2018-12-11
• 發明（設計）人: 孫殷
• 申請（專利權）人: 杭州展虹科技有限公司
• 主分類號: H01H47/32
• 分類號: H01H47/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種繼電器控制電路。繼電器控制電路包括第一電阻、第二電阻、第一運算放大器、第三電阻、第一PMOS管和繼電器KA。利用本發明可以對繼電器驅動的穩定性進一步提高。

技術領域

本發明涉及集成電路技術，尤其涉及到一種繼電器控制電路。

背景技術

現有技術在繼電器驅動電流穩定性方面欠缺，通過電源電壓與一電壓差加在電阻上形成穩定的驅動電流，設計了一種穩定的驅動電流的繼電器控制電路。

發明內容

本發明旨在解決現有技術的不足，提供一種繼電器控制電路。

繼電器控制電路，包括第一電阻、第二電阻、第一運算放大器、第三電阻、第一PMOS管和繼電器KA：

所述第一電阻的一端接電源電壓VCC，另一端接所述第二電阻的一端和所述第一運算放大器的正輸入端；所述第二電阻的一端接所述第一電阻的一端和所述第一運算放大器的正輸入端，另一端接地；所述第一運算放大器的正輸入端接所述第一電阻的一端和所述第二電阻的一端，負輸入端接所述第三電阻的一端和所述第一PMOS管的源極，輸出端接所述第一PMOS管的柵極；所述第三電阻的一端接電源電壓VCC，另一端接所述第一運算放大器的負輸入端和所述第一PMOS管的源極；所述第一PMOS管的柵極接所述第一運算放大器的輸出端，漏極接所述繼電器KA的線圈部分的一端，源極接所述第三電阻的一端和所述第一運算放大器的負輸入端； 所述繼電器KA的線圈部分的一端接所述第一PMOS管的漏極，另一端接地。

所述第一電阻和所述第二電阻分壓得到的電壓通過由所述第一運算放大器和所述第一PMOS管構成的跟隨器跟隨到所述第一運算放大器的負輸入端，這樣加在所述第三電阻上的電壓即為電源電壓VCC減去跟隨過來的電壓，加在所述第三電阻上的電壓產生電流進行驅動所述繼電器KA。

附圖說明

圖1為本發明的繼電器控制電路的電路圖。

具體實施方式

以下結合附圖對本發明內容進一步說明。

繼電器控制電路，如圖1所示，包括第一電阻101、第二電阻102、第一運算放大器103、第三電阻104、第一PMOS管105和繼電器KA：

所述第一電阻101的一端接電源電壓VCC，另一端接所述第二電阻102的一端和所述第一運算放大器103的正輸入端；所述第二電阻102的一端接所述第一電阻101的一端和所述第一運算放大器103的正輸入端，另一端接地；所述第一運算放大器103的正輸入端接所述第一電阻101的一端和所述第二電阻102的一端，負輸入端接所述第三電阻104的一端和所述第一PMOS管105的源極，輸出端接所述第一PMOS管105的柵極；所述第三電阻104的一端接電源電壓VCC，另一端接所述第一運算放大器103的負輸入端和所述第一PMOS管105的源極；所述第一PMOS管105的柵極接所述第一運算放大器103的輸出端，漏極接所述繼電器KA的線圈部分的一端，源極接所述第三電阻104的一端和所述第一運算放大器103的負輸入端；所述繼電器KA的線圈部分的一端接所述第一PMOS管105的漏極，另一端接地。

所述第一電阻101和所述第二電阻102分壓得到的電壓通過由所述第一運算放大器103和所述第一PMOS管105構成的跟隨器跟隨到所述第一運算放大器103的負輸入端，這樣加在所述第三電阻104上的電壓即為電源電壓VCC減去跟隨過來的電壓，加在所述第三電阻104上的電壓產生電流進行驅動所述繼電器KA。

對上述所提供的實施方式的說明，僅是本發明的優選實施方式的說明，對本技術領域的技術人員來說能夠根據以上說明進行實現或使用本發明。應當指出，對于本技術領域的技術人員來說，在不脫離本發明技術原理的前提下，還可以做出若干改進和變形，任何不超出本發明實質精神范圍內的發明創造，應視為本發明的保護范圍。