[發明專利]3D圖形處理的圖元裝配硬件加速器

有效

• 申請號: 201810852931.2
• 申請日: 2018-07-30
• 公開（公告）號: CN109035378B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 杜麗娜;石小剛;黃光新
• 申請（專利權）人: 南京軍微半導體科技有限公司
• 主分類號: G06T15/00
• 分類號: G06T15/00
• 代理公司: 合肥禾知知識產權代理事務所(特殊普通合伙) 34246
• 代理人: 盧雙雙

1.3D圖形處理的圖元裝配硬件加速器，其特征在于，采用圖元裝配模塊PA，圖元裝配模塊PA包括配置模塊、頂點數據輸入模塊、排序模塊、控制模塊、預取模塊和輸出模塊，所述的配置模塊接收GPU中頂點調度模塊VDPR/命令解析模塊FEP發送過來的配置信息，解析出圖元類型、頂點編號的起始值、頂點編號的數目、頂點編號的批次狀態以及頂點存入DDR的基址，將有用信息傳遞給相應模塊；

所述的頂點數據輸入模塊PA接收來自CCU的頂點數據，通過DDR控制器全部存放至DDR中，同時將整批次中的0號索引的數據存放在片上存儲DMEM中，另外從頂點數據攜帶的包頭中，解析出有用的索引號和屬性狀態表，索引號用來計算該頂點數據在DDR中的存放基址；屬性狀態表用來告訴后續模塊來自CCU的頂點數據具體包含哪些屬性，以完成頂點數據下發的剪裁模塊時地址的匹配；

所述的排序模塊根據圖元類型決定下發給下一模塊的索引值，當對應索引值的頂點數據已存入PA時，將頂點數據的索引值發送給控制模塊；

所述的控制模塊根據索引組裝模塊的頂點索引計算出頂點數據在DDR/片上存儲中的基址，將該地址發送給預取模塊；

所述的預取模塊根據控制模塊發送的地址取出相應的頂點數據發送給輸出模塊；

所述的輸出模塊按照相應的格式輸出頂點數據。

2.根據權利要求1所述的3D圖形處理的圖元裝配硬件加速器，其特征在于，所述的圖元裝配模塊PA接受到的亂序的頂點數據，全部經由DDR控制器以順序的方式存入DDR；另外PA中有一個小的片上存儲用來存放整個批次中頂點編號為0的頂點所包含的所有屬性數據，存儲容量為：32*4*4byte＝64*64bit；該頂點數據單獨存放在片上存儲中。